White Electronic Designs
512K x 64 Synchronous Pipeline NBL SRAM
FEATURES
n
Fast clock speed: 166, 150, 133, and 100MHz
n
Fast access times: 3.5ns, 3.8ns, 4.2ns, and 5.0ns
n
Fast OE access times: 3.5ns, 3.8ns, 4.2ns, and 5.0ns
n
Seperate +2.5V 鹵 5% power supplys for core I/O (V
DD
WED2ZL64512S
DESCRIPTION
The WEDC SyncBurst - SRAM family employs high-speed, low-
power CMOS designs that are fabricated using an advanced
CMOS process. WEDC鈥檚 32Mb Sync SRAM integrate two 512K
x 32 SRAMs into a single BGA package to provide 512K x 64
configuration. All synchronous inputs pass through registers
controlled by a positive-edge-triggered single-clock input
(CLK). The NBL or No Bus Latency Memory utilizes all the band-
width in any combination of operating cycles. Address, data
inputs, and all control signals except output enable are syn-
chronized to input clock. Output Enable controls the out-
puts at any given time and to Asynchronous Input. Write cycles
are internally self-timed and initiated by the rising edge of the
clock input. This feature eliminates complex off-chip write
pulse generation and provides increased timing flexibility for
incoming signals.
NOTE: NBL = No Bus Latency is equivalent to the industry ZBT鈩?devices.
+ V
DDQ
)
n
Double Word Write Control
n
Clock-controlled and registered addresses, data I/Os
and control signals
n
Packaging:
鈥?119-bump BGA package
n
Low capacitive bus loading
FIG. 1 PIN CONFIGURATION
(TOP
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
DQ
F
DQ
F
DQ
E
DQ
E
NC
SA
SA
SA
SA
18
SA
SA
SA
NC
DQ
D
DQ
D
DQ
C
DQ
C
2
DQ
F
DQ
F
DQ
E
DQ
E
NC
V
DDQ
CE
NC
CE
2
CE
2
NC
V
DDQ
NC
DQ
D
DQ
D
DQ
C
DQ
C
3
DQ
F
DQ
F
DQ
E
DQ
E
NC
V
DD
V
SS
V
SS
SS
CLK
V
SS
V
SS
V
DD
NC
DQ
D
DQ
D
DQ
C
DQ
C
4
DQ
F
DQ
F
DQ
E
DQ
E
V
DDQ
V
DD
V
SS
WE
1
OE
WE
0
V
SS
V
DD
V
DDQ
DQ
D
DQ
D
DQ
C
DQ
C
VIEW)
5
NC
NC
NC
NC
V
DDQ
V
DD
V
SS
V
SS
NC
V
SS
V
SS
V
DD
V
DDQ
NC
NC
NC
NC
6
DQ
G
DQ
G
DQ
H
DQ
H
V
DDQ
V
DD
V
SS
V
SS
NC
V
SS
V
SS
V
DD
V
DDQ
DQ
A
DQ
A
DQ
B
DQ
B
7
DQ
G
DQ
G
DQ
H
DQ
H
NC
V
DD
V
SS
V
SS
NC
V
SS
V
SS
V
DD
NC
DQ
A
DQ
A
DQ
B
DQ
B
8
DQ
G
DQ
G
DQ
H
DQ
H
NC
V
DDQ
SA
SA
SA
1
SA
SA
V
DDQ
NC
DQ
A
DQ
A
DQ
B
DQ
B
9
DQ
G
DQ
G
DQ
H
DQ
H
NC
SA
SA
SA
SA
0
SA
SA
SA
NC
DQ
A
DQ
A
DQ
B
DQ
B
WEB_HW
OE
B
WEB_LW
CLK
CS
2B
CS
2
CS
1B
BLOCK DIAGRAM
SA
0
鈥?/div>
18
DQ
0
鈥?/div>
31
DQ
32
鈥?/div>
63
A
0
鈥?A
18
OE
WE
CLK
CS
2
CS
2
CS
1
U1
DQ
0
鈥?/div>
31
512K x 36
A
0
鈥?A
18
OE
WE
CLK
CS
2
CS
2
CS
1
U2
DQ
0
鈥?/div>
31
512K x 36
October 2001 Rev. 0
ECO #14597
1
White Electronic Designs Corporation 鈥?(508) 366-5151 鈥?www.whiteedc.com
WED2ZL64512S-BC相關(guān)型號(hào)PDF文件下載
-
型號(hào)
版本
描述
廠商
下載
-
英文版
1Mx36 Synchronous Pipeline Burst NBL SRAM
WEDC [Whit...
-
英文版
1Mx36 Synchronous Pipeline Burst NBL SRAM
WEDC [Whit...
-
英文版
NBL SSRAM MCP
ETC
-
英文版
512Kx32 Synchronous Pipeline Burst SRAM
WEDC
-
英文版
512Kx32 Synchronous Pipeline Burst SRAM
WEDC [Whit...
-
英文版
NBL SSRAM MCP
ETC
-
英文版
NBL SSRAM MCP
-
英文版
512K x 64 Synchronous Pipeline NBL SRAM
WEDC [Whit...
-
英文版
512K x 32/256K x 32 Dual Array Synchronous Pipeline Burst NB...
WEDC [Whit...
-
英文版
16MB (4x512Kx72) Synchronous/Synchronous Burst Pipeline SRAM...
White Electroni...
-
英文版
16MB (4x512Kx72) Synchronous/Synchronous Burst Pipeline SRAM...
White Electroni...
-
英文版
512Kx32 Synchronous Pipeline Burst SRAM(高速低功耗CMOS，3.8n...
White Electroni...
-
英文版
SSRAM MCP
ETC
-
英文版
SSRAM MCP
-
英文版
512Kx36 Synchronous Pipeline Burst SRAM(高速低功耗CMOS，3.5n...
White Electroni...
-
英文版
512Kx36 Synchronous Pipeline Burst SRAM(高速低功耗CMOS，3.8n...
White Electroni...
-
英文版
512Kx36 Synchronous Pipeline Burst SRAM(高速低功耗CMOS，4.0n...
White Electroni...
-
英文版
SSRAM MCP
ETC
-
英文版
NBL SSRAM MCP
ETC
-
英文版
NBL SSRAM MCP
ETC
1
2
3
4
5
6
7
8
9
