PDF預(yù)覽

• 1
• 2
• 3
• 4
• 5
• 6
• 7
• 8
• 9
• 10
• 11
• 12

W2Z1M72SJ

72Mb, 1Mx72 Synchronous Pipeline Burst NBL SRAM

FEATURES

n

n

n

n

n

n

n

Fast clock speed: 225, 200, 166 and 150MHz

Fast access times: 2.8, 3.0, 3.5 and 3.8ns

Fast OE access times: 2.8, 3.0, 3.5 and 3.8ns

Separate Core and I/O Power Supply

Snooze Mode for reduced-standby power

Individual Byte Write control

Clock-controlled and registered addresses,

data I/Os and control signals

Preliminary*

DESCRIPTION

The WEDC SyncBurst - SRAM family employs high-

speed, low-power CMOS designs that are fabricated us-

ing an advanced CMOS process. WEDC聮s 72Mb

SyncBurst SRAMs integrate two 1Mx36 SRAMs into a

single BGA package to provide a 1Mx72 configuration.

All synchronous inputs pass through registers controlled

by a positive-edge-triggered single-clock input (CLK).

The NBL or No Bus Latency Memory utilizes all the band-

width in any combination of operating cycles. Address,

data inputs, and all control signals except output enable

and linear burst order are synchronized to input clock.

Burst order control must be tied 聯(lián)High or Low.聰 Asyn-

chronous inputs include the sleep mode enable (ZZ) and

Output Enable (OE). Write cycles are internally self-timed

and initiated by the rising edge of the clock input. This

feature eliminates complex off-chip write pulse genera-

tion and provides increased timing flexibility for incom-

ing signals.

* This data sheet describes a product that may not be fully qualified or

characterized and is subject to change without notice.

n

Burst control (interleaved or linear burst)

n

Packaging:

聲 209-bump BGA package, JEDEC Pin Definition

n

Low capacitive bus loading

FIG. 1

PIN CONFIGURATION

(TOP VIEW)

A

B

C

D

E

F

G

H

J

K

L

M

N

P

R

T

U

V

W

1

2

DQ

G

DQ

G

DQ

G

DQ

G

DQ

G

DQ

G

DQ

G

DQ

G

DQP

G

DQP

C

DQ

C

DQ

C

DQ

C

DQ

C

DQ

C

DQ

C

DQ

C

DQ

C

NC

NC

DQ

H

DQ

H

DQ

H

DQ

H

DQ

H

DQ

H

DQ

H

DQ

H

DQP

D

DQP

H

DQ

D

DQ

D

DQ

D

DQ

D

DQ

D

DQ

D

DQ

D

DQ

D

3

A

BW

C

BW

H

V

SS

V

DDQ

V

SS

V

DDQ

V

SS

V

DDQ

CLK

V

DDQ

V

SS

V

DDQ

V

SS

V

DDQ

V

SS

NC

A

RFU

4

CS

2

BW

G

BW

D

NC

V

DDQ

V

SS

V

DDQ

V

SS

V

DDQ

NC

V

DDQ

V

SS

V

DDQ

V

SS

V

DDQ

NC

A

A

RFU

5

6

A ADV

NC WE

NC CS

1

NC OE

V

DD

V

DD

V

SS

NC

V

DD

NC

V

SS

NC

V

DD

NC

V

SS

CKE

V

DD

NC

V

SS

NC

V

DD

NC

V

SS

ZZ

V

DD

V

DD

NC LBO

A

19

A

A

A

1

A

A

0

7

A

A

NC

NC

V

DD

V

SS

V

DD

V

SS

V

DD

V

SS

V

DD

V

SS

V

DD

V

SS

V

DD

NC

A

A

A

8

CS

2

BW

B

BW

E

NC

V

DDQ

V

SS

V

DDQ

V

SS

V

DDQ

NC

V

DDQ

V

SS

V

DDQ

V

SS

V

DDQ

NC

A

A

RFU

9

A

BW

F

BW

A

V

SS

V

DDQ

V

SS

V

DDQ

V

SS

V

DDQ

NC

V

DDQ

V

SS

V

DDQ

V

SS

V

DDQ

V

SS

NC

A

RFU

10

DQ

B

DQ

B

DQ

B

DQ

B

DQP

F

DQ

F

DQ

F

DQ

F

DQ

F

NC

DQ

A

DQ

A

DQ

A

DQ

A

DQP

A

DQ

E

DQ

E

DQ

E

DQ

E

11

DQ

B

DQ

B

DQ

B

DQ

B

DQP

B

DQ

F

DQ

F

DQ

F

DQ

F

NC

DQ

A

DQ

A

DQ

A

DQ

A

DQP

E

DQ

E

DQ

E

DQ

E

DQ

E

BLOCK DIAGRAM

1M x 36

CLK

CKE

ADV

LBO

CS

1

CS

2

CS

2

OE

WE

BW

E

BW

F

BW

G

BW

H

ZZ

CLK

CKE

ADV

LBO

CS

1

CS

2

CS

2

OE

WE

BW

A

BW

B

BW

C

BW

D

ZZ

CLK

CKE

ADV

LBO

CS

1

CS

2

CS

2

OE

WE

BW

A

BW

B

BW

C

BW

D

BW

A

BW

B

BW

C

BW

D

1M x 36

ZZ

Address Bus

(A

0-

A

19

)

D

36

- D

71

D

0

-

D

35

DQ

0

-

DQ

71

January 2003 Rev. 1

ECO #15889

1

White Electronic Designs Corporation 聲 (508) 366-5151 聲

www.whiteedc.com

next

W2Z1M72SJ-XBX相關(guān)型號PDF文件下載

• 型號
  版本
  描述
  廠商
  下載
• W2Z1M72SJ-...
  英文版
  NBL SSRAM MCP
  ETC
  W2Z1M72SJ-XBX

您可能感興趣的PDF文件資料

• W2Z1M72SJ-XBX

熱門IC型號推薦

• WG82579LM
• W83627HF-AW
• W27C512-45
• W27C010-70
• W9816G6CH-6
• W9812G6GH-6
• W9425G6JH-5
• W83L785R
• W29C020CP90B
• WM8521HCGED
• W25D80VSSIG
• WS62256LLPG-70