音影先锋亚洲天堂网|电影世界尽头的爱完整版播放|国产 熟女 91|高清无码免费观看欧美日韩|韩国一区二区三区黄色录像|美女亚洲加勒比在线|亚洲综合网 开心五月|7x成人在线入口|成人网站免费日韩毛片区|国产黄片?一级?二级?三级

ICS93V855 Datasheet

  • ICS93V855

  • DDR Phase Lock Loop Clock Driver

  • 9頁

  • ICS

掃碼查看芯片數(shù)據(jù)手冊

上傳產(chǎn)品規(guī)格書

PDF預(yù)覽

Integrated
Circuit
Systems, Inc.
ICS93V855
DDR Phase Lock Loop Clock Driver
Recommended Application:
DDR Clock Driver
Product Description/Features:
鈥?Low skew, low jitter PLL clock driver
鈥?External feedback pins for input to output
synchronization
鈥?Spread Spectrum tolerant inputs
鈥?With bypass mode mux
鈥?Operating frequency 60 to 170 MHz
Switching Characteristics:
鈥?CYCLE - CYCLE jitter:<75ps
鈥?OUTPUT - OUTPUT skew: <60ps
鈥?Output Rise and Fall Time: 650ps - 950ps
Pin Configuration
GND
DDRC0
DDRT0
VDD2.5
CLK_INT
CLK_INC
AVDD2.5
AGND
GND
DDRC1
DDRT1
VDD2.5
DDRT2
DDRC2
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
DDRC4
DDRT4
VDD2.5
GND
FB_OUTC
FB_OUTT
VDD2.5
FB_INT
FB_INC
GND
VDD2.5
DDRT3
DDRC3
GND
28-Pin 4.4mm TSSOP
Block Diagram
FB_OUTT
FB_OUTC
DDRT0
DDRC0
DDRT1
DDRC1
Functionality
INPUTS
GND
GND
2.5V
(nom)
2.5V
(nom)
L
H
L
H
H
L
H
L
L
H
L
H
Hi-Z
H
L
H
L
Hi-Z
OUTPUTS
L
H
L
H
Hi-Z
H
L
H
L
Hi-Z
AVDD CLK_INT CLK_INC DDRT DDRC FB_OUTT FB_OUTC
PLL State
Bypassed/Off
Bypassed/Off
On
On
Off
Control
Logic
DDRT2
DDRC2
DDRT3
DDRC3
DDRT4
DDRC4
2.5V
<20 MHz <20 MHz
(nom)
FB_INT
FB_INC
CLK_INC
CLK_INT
PLL
AVDD2.5
0497B鈥?6/01/04
ICS93V855

ICS93V855相關(guān)型號PDF文件下載

您可能感興趣的PDF文件資料

熱門IC型號推薦

掃碼下載APP,
一鍵連接廣大的電子世界。

在線人工客服

買家服務(wù):
賣家服務(wù):
技術(shù)客服:

0571-85317607

網(wǎng)站技術(shù)支持

13606545031

客服在線時(shí)間周一至周五
9:00-17:30

關(guān)注官方微信號,
第一時(shí)間獲取資訊。

建議反饋
返回頂部

建議反饋

聯(lián)系人:

聯(lián)系方式:

按住滑塊,拖拽到最右邊
>>
感謝您向阿庫提出的寶貴意見,您的參與是維庫提升服務(wù)的動力!意見一經(jīng)采納,將有感恩紅包奉上哦!