音影先锋亚洲天堂网|电影世界尽头的爱完整版播放|国产 熟女 91|高清无码免费观看欧美日韩|韩国一区二区三区黄色录像|美女亚洲加勒比在线|亚洲综合网 开心五月|7x成人在线入口|成人网站免费日韩毛片区|国产黄片?一级?二级?三级

ICS93722YFLFT Datasheet

  • ICS93722YFLFT

  • Low Cost DDR Phase Lock Loop Zero Delay Buffer

  • 6頁(yè)

  • ICS

掃碼查看芯片數(shù)據(jù)手冊(cè)

上傳產(chǎn)品規(guī)格書(shū)

PDF預(yù)覽

Integrated
Circuit
Systems, Inc.
ICS93722
Low Cost DDR Phase Lock Loop Zero Delay Buffer
Recommended Application:
DDR Zero Delay Clock Buffer
Product Description/Features:
鈥?Low skew, low jitter PLL clock driver
鈥?I
2
C for functional and output control
鈥?Feedback pins for input to output synchronization
鈥?Spread Spectrum tolerant inputs
鈥?3.3V tolerant CLK_INT input
Switching Characteristics:
鈥?PEAK - PEAK jitter (66MHz): <120ps
鈥?PEAK - PEAK jitter (>100MHz): <75ps
鈥?CYCLE - CYCLE jitter (66MHz):<110ps
鈥?CYCLE - CYCLE jitter (>100MHz):<65ps
鈥?OUTPUT - OUTPUT skew: <100ps
鈥?Output Rise and Fall Time: 650ps - 950ps
鈥?DUTY CYCLE: 49.5% - 50.5%
Pin Configuration
CLKC0
CLKT0
VDD
CLKT1
CLKC1
GND
SCLK
CLK_INT
N/C
VDDA
GND
VDD
CLKT2
CLKC2
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
GND
CLKC5
CLKT5
CLKC4
CLKT4
VDD
SDATA
N/C
FB_INT
FB_OUTT
N/C
CLKT3
CLKC3
GND
28-Pin SSOP
Block Diagram
Functionality
INPUTS
AVDD
FB_OUTT
OUTPUTS
CLKT CLKC FB_OUTT
L
H
Z
H
L
Z
L
H
Z
ICS93722
CLK_INT
L
H
<20MHz
PLL State
on
on
off
2.5V
(nom)
2.5V
(nom)
2.5V
(nom)
SCLK
SDATA
Control
Logic
CLKT0
CLKC0
CLKT1
CLKC1
CLKT2
CLKC2
FB_INT
PLL
CLK_INT
CLKT3
CLKC3
CLKT4
CLKC4
CLKT5
CLKC5
0539E鈥?7/18/03

ICS93722YFLFT相關(guān)型號(hào)PDF文件下載

您可能感興趣的PDF文件資料

熱門(mén)IC型號(hào)推薦

掃碼下載APP,
一鍵連接廣大的電子世界。

在線(xiàn)人工客服

買(mǎi)家服務(wù):
賣(mài)家服務(wù):
技術(shù)客服:

0571-85317607

網(wǎng)站技術(shù)支持

13606545031

客服在線(xiàn)時(shí)間周一至周五
9:00-17:30

關(guān)注官方微信號(hào),
第一時(shí)間獲取資訊。

建議反饋
返回頂部

建議反饋

聯(lián)系人:

聯(lián)系方式:

按住滑塊,拖拽到最右邊
>>
感謝您向阿庫(kù)提出的寶貴意見(jiàn),您的參與是維庫(kù)提升服務(wù)的動(dòng)力!意見(jiàn)一經(jīng)采納,將有感恩紅包奉上哦!