音影先锋亚洲天堂网|电影世界尽头的爱完整版播放|国产 熟女 91|高清无码免费观看欧美日韩|韩国一区二区三区黄色录像|美女亚洲加勒比在线|亚洲综合网 开心五月|7x成人在线入口|成人网站免费日韩毛片区|国产黄片?一级?二级?三级

CY29962 Datasheet

  • CY29962

  • 2.5V/3.3V, 150-MHz Multi-Output Zero Delay Buffer

  • 7頁(yè)

  • CYPRESS

掃碼查看芯片數(shù)據(jù)手冊(cè)

上傳產(chǎn)品規(guī)格書

PDF預(yù)覽

62
CY29962
2.5V/3.3V, 150-MHz Multi-Output Zero Delay Buffer
Features
鈥?/div>
鈥?/div>
鈥?/div>
鈥?/div>
鈥?/div>
鈥?/div>
2.5V or 3.3V operation
Output frequency up to 150MHz
Supports PowerPC
廬
and Pentium
廬
processors
21 clock outputs: drive up to 42 clock lines
LVPECL or LVCMOS/LVTTL clock input
Output-to-output skew < 150 ps
鈥?/div>
鈥?/div>
鈥?/div>
鈥?/div>
鈥?/div>
鈥?/div>
鈥?/div>
Split 2.5V/3.3V outputs
Spread-spectrum-compatible
Glitch-free output clocks transitioning
Output disable control
Pin-compatible with MPC9600
Industrial temperature range: 鈥?0擄C to +85擄C
48-pin TQFP package
Table 1. Frequency Table
[1]
SELA
0
1
QA
VCO/2
VCO/4
SELB
0
1
QB
VCO/2
VCO/4
SELC
0
1
QC
VCO/2
VCO/4
FB_SEL
0
1
FB_OUT
VCO/8
VCO/12
Block Diagram
Pin Configuration
FB_IN
AVDD
VDDA
QA0
QA1
QA2
QA3
QA4
QA5
REF_SEL
TCLK
PECL_CLK
PECL_CLK#
FB_IN
SELA
PLL
0
1
REF
FB
0
1
/2
/4
/8
/12
0
1
DQ
0
1
2
3
4
5
VSS
T C LK
PEC L_C LK
PEC L_C LK#
VD D
R EF_SEL
F B_SEL
AVD D
SELA
SELB
SELC
VSSC
1
2
3
4
5
6
7
8
9
10
11
12
48 47 46 45 44 43 42 41 40 39 38 37
36
35
34
33
32
31
30
29
28
27
26
25
VSSA
FB_O U T
Q B0
Q B1
VD D B
Q B2
Q B3
VSSB
Q B4
Q B5
Q B6
VD D B
B
0
1
DQ
6
0
1
2
3
4
5
C Y29962
SELB
13 14 15 16 17 18 19 20 21 22 23 24
QC6
QC5
QC4
QC3
QC2
QC1
QC0
OE#
VDDC
VDDC
VSSC
VSSB
C
0
1
DQ
6
0
1
2
3
4
5
SELC
OE#
0
1
6
FB
DQ
FB_OUT
FB_SEL
Note:
1. Input frequency range: 16 MHz to 33 MHz (FB_SEL = 1) or 25 MHz to 50 MHz (FB_SEL = 0).
Cypress Semiconductor Corporation
Document #: 38-07364 Rev. *B
鈥?/div>
3901 North First Street
鈥?/div>
San Jose
鈥?/div>
CA 95134 鈥?408-943-2600
Revised December 26, 2002
QA6
VSS
A
VDDA
VSSA

CY29962相關(guān)型號(hào)PDF文件下載

  • 型號(hào)
    版本
    描述
    廠商
    下載
  • 英文版
    Single-PLL General-Purpose EPROM Programmable Clock Generato...
    CYPRESS
  • 英文版
    Single-PLL General-Purpose EPROM Programmable Clock Generato...
    CYPRESS [C...
  • 英文版
    Single-PLL General-Purpose EPROM Programmable Clock Generato...
    CYPRESS
  • 英文版
    2.5V or 3.3V, 200-MHz, 9-Output Clock Driver
    CYPRESS
  • 英文版
    2.5V or 3.3V, 200-MHz, 9-Output Zero Delay Buffer
    CYPRESS
  • 英文版
    2.5V or 3.3V, 200-MHz, 9-Output Zero Delay Buffer
    CYPRESS [C...
  • 英文版
    2.5V or 3.3V, 200-MHz, 11-Output Zero Delay Buffer
    CYPRESS
  • 英文版
    2.5V or 3.3V, 200-MHz, 11-Output Zero Delay Buffer
    CYPRESS [C...
  • 英文版
    3.3V 125-MHz 8-Output Zero Delay Buffer
    CYPRESS
  • 英文版
    2.5V or 3.3V 200-MHz 10-Output Zero Delay Buffer
    CYPRESS
  • 英文版
    2.5V or 3.3V, 200-MHz, 12-Output Zero Delay Buffer
    CYPRESS
  • 英文版
    2.5V or 3.3V, 200-MHz, 12-Output Zero Delay Buffer
    CYPRESS [C...
  • 英文版
    2.5V or 3.3V, 200-MHz, 12-Output Zero Delay Buffer
    CYPRESS
  • 英文版
    2.5V or 3.3V, 200-MHz, 12-Output Zero Delay Buffer
    CYPRESS [C...
  • 英文版
    Clocks and Buffers
    ETC
  • 英文版
    2.5V or 3.3V, 125-MHz, 14 Output Zero Delay Buffer
    CYPRESS
  • 英文版
    Clocks and Buffers
    ETC
  • 英文版
    2.5V or 3.3V, 200-MHz, 14 Output Zero Delay Buffer
    CYPRESS [C...
  • 英文版
    2.5V or 3.3V, 200-MHz, 1:18 Clock Distribution Buffer
    CYPRESS
  • 英文版
    2.5V or 3.3V, 200-MHz, 1:18 Clock Distribution Buffer
    CYPRESS [C...

掃碼下載APP，
一鍵連接廣大的電子世界。

在線人工客服

買家服務(wù)：
賣家服務(wù)：
技術(shù)客服：

0571-85317607

網(wǎng)站技術(shù)支持

13606545031

客服在線時(shí)間周一至周五
9:00-17:30

關(guān)注官方微信號(hào)，
第一時(shí)間獲取資訊。

建議反饋

聯(lián)系人：

聯(lián)系方式：

按住滑塊，拖拽到最右邊
>>
感謝您向阿庫(kù)提出的寶貴意見(jiàn)，您的參與是維庫(kù)提升服務(wù)的動(dòng)力！意見(jiàn)一經(jīng)采納，將有感恩紅包奉上哦！