音影先锋亚洲天堂网|电影世界尽头的爱完整版播放|国产 熟女 91|高清无码免费观看欧美日韩|韩国一区二区三区黄色录像|美女亚洲加勒比在线|亚洲综合网 开心五月|7x成人在线入口|成人网站免费日韩毛片区|国产黄片?一级?二级?三级

AS7C33512NTD18A-166TQI Datasheet

  • AS7C33512NTD18A-166TQI

  • 3.3V 512K x 18 Pipelined burst Synchronous SRAM with NTD

  • 19頁

  • ALSC

掃碼查看芯片數(shù)據(jù)手冊

上傳產(chǎn)品規(guī)格書

PDF預(yù)覽

November 2004
廬
AS7C33512NTD18A
3.3V 512K
脳
18 Pipelined burst Synchronous SRAM with NTD
TM
Features
鈥?Organization: 524,288 words 脳 18 bits
鈥?NTD
鈩?/div>
architecture for efficient bus operation
鈥?Fast clock speeds to 166 MHz
鈥?Fast clock to data access: 3.5/4.0 ns
鈥?Fast OE access time: 3.5/4.0 ns
鈥?Fully synchronous operation
鈥?Common data inputs and data outputs
鈥?Asynchronous output enable control
鈥?Available in100-pin TQFP
鈥?Byte write enables
鈥?Clock enable for operation hold
鈥?Multiple chip enables for easy expansion
鈥?3.3V core power supply
鈥?2.5V or 3.3V I/O operation with separate V
DDQ
鈥?Self-timed WRITE cycles
鈥?鈥淚nterleaved鈥?or 鈥淟inear burst鈥?modes
鈥?Snooze mode for standby operation
Logic block diagram
A[18:0]
19
D
Address
register
Burst logic
CLK
Q
19
D
CE0
CE1
CE2
R/W
BWa
BWb
ADV/LD
LBO
ZZ
CLK
Write delay
addr. registers
CLK
Q
19
Control
logic
CLK
Write Buffer
512K x 18
SRAM
Array
DQ [a:b]
18
D
Data
Q
Input
Register
CLK
18
18
18
18
CLK
CEN
CLK
Output
OE
Register
18
OE
DQ[a:b]
Selection Guide
-166
Minimum cycle time
Maximum clock frequency
Maximum clock access time
Maximum operating current
Maximum standby current
Maximum CMOS standby current (DC)
11/30/04
;
v.2.1
鈥?33
7.5
133
4
400
100
30
Units
ns
MHz
ns
mA
mA
mA
1 of 19
6
166
3.5
475
130
30
Alliance Semiconductor
Copyright 漏 Alliance Semiconductor. All rights reserved.

AS7C33512NTD18A-166TQI相關(guān)型號PDF文件下載

掃碼下載APP，
一鍵連接廣大的電子世界。

在線人工客服

買家服務(wù)：
賣家服務(wù)：
技術(shù)客服：

0571-85317607

網(wǎng)站技術(shù)支持

13606545031

客服在線時間周一至周五
9:00-17:30

關(guān)注官方微信號，
第一時間獲取資訊。

建議反饋

聯(lián)系人：

聯(lián)系方式：

按住滑塊，拖拽到最右邊
>>
感謝您向阿庫提出的寶貴意見，您的參與是維庫提升服務(wù)的動力！意見一經(jīng)采納，將有感恩紅包奉上哦！