Tensilica Diamond標(biāo)準(zhǔn)處理器IP核支持低成本FPGA仿真

Tensilica公司發(fā)布，目前可支持在低成本的AvnetLX60FPGA開發(fā)板上進(jìn)行DiamondStandard處理器系列的高速硬件仿真。軟件開發(fā)工程師可利用該通用并低成本的FPGA開發(fā)板，在XilinxVirtex-4FPGA運(yùn)行Diamon

分類：EDA/PLD/PLC 時(shí)間：2007-11-28 閱讀：1542 關(guān)鍵詞：Tensilica Diamond標(biāo)準(zhǔn)處理器IP核支持低成本FPGA仿真

MEMS技術(shù)邁向消費(fèi)電子應(yīng)用

硬盤讀寫頭、微顯示器（Microdisplays）和微量噴墨頭,目前占據(jù)著70%以上的MEMS市場(chǎng)。而汽車電子、移動(dòng)通訊、消費(fèi)電子、以及醫(yī)療檢測(cè)等領(lǐng)域,將是MEMS技術(shù)產(chǎn)業(yè)化應(yīng)用的新熱點(diǎn)。ST微電子MEMS事業(yè)單位前道技術(shù)和制造總監(jiān)...

分類：EDA/PLD/PLC 時(shí)間：2007-11-28 閱讀：1601 關(guān)鍵詞：MEMS技術(shù)邁向消費(fèi)電子應(yīng)用

Actel推出可減小軍用FPGA占位面積的封裝

Actel為其現(xiàn)場(chǎng)可編程門陣列(FPGA)推出一種新型封裝形式，它可顯著減小電路板尺寸和重量，可用于空間受限的軍事和航空產(chǎn)品。這種84引腳CQFP(陶瓷方形扁平)封裝已用于Actel的RTSX32SU，而這款反熔絲抗輻射FPGA可在環(huán)境...

分類：EDA/PLD/PLC 時(shí)間：2007-11-26 閱讀：1790 關(guān)鍵詞：Actel推出可減小軍用FPGA占位面積的封裝A54SX32A

ActelIGLOO FPGA采用焊球間距僅為0.4mm的BGA封裝

Actel公司宣布為其低功耗5μWIGLOO現(xiàn)場(chǎng)可編程門陣列(FGPA)推出焊球間距僅為0.4mm的4mm封裝。全新封裝的Actel器件與其現(xiàn)有小型8×8mm和5×5mm封裝相輔相成，新封裝器件可為設(shè)計(jì)人員帶來(lái)4倍更高的密度、3倍更多的I/O，...

分類：EDA/PLD/PLC 時(shí)間：2007-11-26 閱讀：1972 關(guān)鍵詞：Actel最新IGLOO FPGA采用焊球間距僅為0.4mm的BGA封裝AGL030

在FPGA中置入可配置的32位處理器增加設(shè)計(jì)靈活度

嵌入式系統(tǒng)與桌面PC結(jié)構(gòu)非常不同，但其底層技術(shù)發(fā)展卻是一樣的，而且遵循著類似發(fā)展趨勢(shì)。當(dāng)桌面PC轉(zhuǎn)向64位架構(gòu)來(lái)滿足不斷增長(zhǎng)的存儲(chǔ)器要求時(shí)，嵌入式系統(tǒng)也由于同樣的原因快速轉(zhuǎn)向32位處理器。桌面/服務(wù)器計(jì)算市場(chǎng)...

分類：EDA/PLD/PLC 時(shí)間：2007-11-26 閱讀：1632 關(guān)鍵詞：在FPGA中置入可配置的32位處理器增加設(shè)計(jì)靈活度RS-232

Actel推出具有4 mm封裝低功耗FPGA AGL030

AGL030IGLOOFPGA封裝為4x4-mm，球間距為0.4-mm。30,000門閃存技術(shù)的器件待機(jī)時(shí)靜態(tài)電流的典型值僅僅為4μA，并且在上電時(shí)不需要裝載程序。該芯片具有1Kbit的閃存，66個(gè)用戶I/O,大于相當(dāng)于192個(gè)宏單元的特性。它支持

分類：EDA/PLD/PLC 時(shí)間：2007-11-26 閱讀：1773 關(guān)鍵詞：Actel推出具有4 mm封裝低功耗FPGA AGL030AGL030

新一代完整的嵌入式處理平臺(tái)（Xilinx）

賽靈思公司（Xilinx,Inc.）宣布推出新一代嵌入式處理解決方案，致力于在范圍廣泛的多種應(yīng)用領(lǐng)域，為設(shè)計(jì)人員提供增強(qiáng)的系統(tǒng)級(jí)性能、更大的靈活性和更高的設(shè)計(jì)環(huán)境生產(chǎn)力。新平臺(tái)基于增強(qiáng)的32至128位處理器局部總線（...

分類：EDA/PLD/PLC 時(shí)間：2007-11-24 閱讀：1506 關(guān)鍵詞：新一代完整的嵌入式處理平臺(tái)（Xilinx）

全新版本Libero集成設(shè)計(jì)環(huán)境（Actel）

為了擴(kuò)展其專門針對(duì)芯片級(jí)和系統(tǒng)級(jí)節(jié)省功率的解決方案，Actel公司宣布推出全新版本Libero™集成設(shè)計(jì)環(huán)境(IDE)，具備嶄新的重要功能包括功率驅(qū)動(dòng)布局，使設(shè)計(jì)人員得以進(jìn)一步優(yōu)化設(shè)計(jì)，并可減少典型設(shè)計(jì)的動(dòng)態(tài)功...

分類：EDA/PLD/PLC 時(shí)間：2007-11-24 閱讀：1279 關(guān)鍵詞：全新版本Libero集成設(shè)計(jì)環(huán)境（Actel）

通用異步串行接口的VHDL實(shí)用化設(shè)計(jì)

摘 要：通用異步串行接口（Universal Asynchronous Receiver Transmitter，UART）在通信、控制等領(lǐng)域得到了廣泛應(yīng)用。根據(jù)UART接口特點(diǎn)和應(yīng)用需求，以提高VHDL設(shè)計(jì)的穩(wěn)定性和降低功耗為目標(biāo)，本文討論了UART接口中...

分類：EDA/PLD/PLC 時(shí)間：2007-11-24 閱讀：2233 關(guān)鍵詞：通用異步串行接口的VHDL實(shí)用化設(shè)計(jì)ST16C550NS16C550TMS320C6416

VHDL語(yǔ)言在EDA仿真中的應(yīng)用

摘　要：介紹了VHDL語(yǔ)言及其基本特點(diǎn)，討論了VHDL語(yǔ)言在EDA中的諸多優(yōu)點(diǎn)，并以交通信號(hào)燈主控制電路的設(shè)計(jì)為例，說(shuō)明了用VHDL語(yǔ)言設(shè)計(jì)數(shù)字電路的方法以及VHDL語(yǔ)言在數(shù)字電路設(shè)計(jì)仿真中的重要作用，給出了交通信號(hào)燈...

分類：EDA/PLD/PLC 時(shí)間：2007-11-24 閱讀：3306 關(guān)鍵詞：VHDL語(yǔ)言在EDA仿真中的應(yīng)用

AES加密算法的高速低功耗ASIC設(shè)計(jì)

摘 要：本文提出了一個(gè)AES加密算法的高速低功耗ASIC設(shè)計(jì)方案，使用Synopsys設(shè)計(jì)流程和VeriSilicon 0.18μm CMOS工藝，實(shí)現(xiàn)了工作頻率410MHz，數(shù)據(jù)吞吐率5.23Gbps，功耗為58 mW。采用改進(jìn)算法（T盒算法），將輪變換操...

分類：EDA/PLD/PLC 時(shí)間：2007-11-24 閱讀：2376 關(guān)鍵詞：AES加密算法的高速低功耗ASIC設(shè)計(jì)

自控網(wǎng)系統(tǒng)的仿真分析與硬件實(shí)現(xiàn)的研究

[摘 要] 自控網(wǎng)系統(tǒng)是Petri網(wǎng)的一個(gè)子類，與P/T系統(tǒng)相比，有更強(qiáng)的描述能力和更復(fù)雜的性質(zhì)。由于它的非線性關(guān)系，無(wú)法直接套用其它網(wǎng)系統(tǒng)的分析技術(shù)，影響了對(duì)它的研究。文章提出了用硬件描述語(yǔ)言對(duì)自控網(wǎng)系統(tǒng)進(jìn)行...

分類：EDA/PLD/PLC 時(shí)間：2007-11-24 閱讀：2027 關(guān)鍵詞：自控網(wǎng)系統(tǒng)的仿真分析與硬件實(shí)現(xiàn)的研究

用CPLD實(shí)現(xiàn)DSP與背板VME總線之間的連接

摘要：介紹了采用CPLD實(shí)現(xiàn)DSP芯片TMS320C6713和背板VME總線之間高速數(shù)據(jù)傳輸?shù)南到y(tǒng)設(shè)計(jì)方法。設(shè)計(jì)中采用VHDL語(yǔ)言對(duì)CPLD進(jìn)行編程。同時(shí)由于CPLD的現(xiàn)場(chǎng)可編程特性，增強(qiáng)了整個(gè)系統(tǒng)的靈活性。關(guān)鍵詞：CPLD；DSP；HPI；...

分類：EDA/PLD/PLC 時(shí)間：2007-11-24 閱讀：2749 關(guān)鍵詞：用CPLD實(shí)現(xiàn)DSP與背板VME總線之間的連接TMS320C6711TMS320C6713

FCSR原理及其VHDL語(yǔ)言的實(shí)現(xiàn)

摘　要：偽隨機(jī)序列發(fā)生器是序列密碼設(shè)計(jì)中的重要環(huán)節(jié)，F(xiàn)CSR是其中一類重要思想。本文介紹了FCSR的特性和產(chǎn)生方法，并用VHDL語(yǔ)言予以實(shí)現(xiàn)，給出FCSR序列的主程序和仿真波形，指出需要注意的問(wèn)題?！　￡P(guān)鍵詞：進(jìn)位移...

分類：EDA/PLD/PLC 時(shí)間：2007-11-24 閱讀：2785 關(guān)鍵詞：FCSR原理及其VHDL語(yǔ)言的實(shí)現(xiàn)

Cypress推出具備全速USB功能的可編程系統(tǒng)級(jí)芯片

賽普拉斯半導(dǎo)體(CypressSemiconductor)公司推出其可編程系統(tǒng)級(jí)芯片(ProgrammableSystem-on-Chip,PSoC)混合信號(hào)陣列系列中的最新產(chǎn)品——CY8C24794-24LFXI。這項(xiàng)新產(chǎn)品是第一款集成USB2.

分類：EDA/PLD/PLC 時(shí)間：2007-11-24 閱讀：1574 關(guān)鍵詞：Cypress推出具備全速USB功能的可編程系統(tǒng)級(jí)芯片

Atmel推出新型CryptoMemory開發(fā)套件

Atmel(R)Corporation(Nasdaq:ATML)今天宣布推出用于其高級(jí)加密系列存儲(chǔ)產(chǎn)品--CryptoMemory(R)的AT88SC-DK1開發(fā)套件。目前CryptoMemory開發(fā)要求開發(fā)人員了解加密詳情以及CryptoMemo

分類：EDA/PLD/PLC 時(shí)間：2007-11-23 閱讀：1814 關(guān)鍵詞：Atmel推出新型CryptoMemory開發(fā)套件STK500

CPLD的高速可程控?cái)?shù)字延遲線系統(tǒng)的設(shè)計(jì)

1．引言Kicker電源是“九五”國(guó)家重大科學(xué)工程之一蘭州重離子加速器冷卻儲(chǔ)存環(huán)（HIRFL-CSR）的注入引出系統(tǒng)中一個(gè)重要組成部分[1]，電源系統(tǒng)共包括六個(gè)分電源，它們需從共同的信號(hào)源接收信號(hào)，由于要求它們接收到的...

分類：EDA/PLD/PLC 時(shí)間：2007-11-23 閱讀：1887 關(guān)鍵詞：CPLD的高速可程控?cái)?shù)字延遲線系統(tǒng)的設(shè)計(jì)EPM3032ALC44-4