給出了PIC12F509的內(nèi)部控制原理圖，R1 、R2和R3為上拉電阻，使用PIC12F509時無需安裝這些電阻。圖2是評估DS1803的電路連接，跳線用于選擇地址引腳、分離共用的VCC (VDD)以...
分類：單片機制作 時間：2010-02-11 閱讀：7982
每個DAC使用一個PLL實現(xiàn)MUX-DAC同步電路圖
如果DAC使用鎖相環(huán)(PLL)合成器來定時，那么同步兩個DAC的方法就是每個DAC使用單獨的PLL (圖7)。DAC1和DAC2的LVDS數(shù)據(jù)時鐘輸出相位與參考時鐘相比較。這樣的話，DAC的內(nèi)部時...
分類：單片機制作 時間：2010-02-11 閱讀：2871
利用FPGA中桶形移位器的實現(xiàn)完成MUX-DAC的同步電路圖
可以利用Xilinx® FPGA中先進的數(shù)字時鐘管理程序(DCM)來檢測兩個MUX-DAC的數(shù)據(jù)時鐘之間的相位差異(圖)。DCM1生成一個與DATACLK1和DATACLK2相同頻率的時鐘。 以時...
分類：單片機制作 時間：2010-02-11 閱讀：3843
使用這種方法時，觸發(fā)器要在時鐘的下降沿進行狀態(tài)更新，以消除DAC時鐘信號的毛刺，兩個MUX-DAC的輸入時序要相同?！ 〔季€時要考慮延遲以確保滿足兩個觸發(fā)器的建立和保持時...
分類：單片機制作 時間：2010-02-11 閱讀：3314
如果DAC使用方波(比如ECL)時鐘，兩個DAC之間的同步可以用如圖所示的簡單的高速邏輯電路來實現(xiàn)。為了簡單明了，該原理圖中的邏輯配置只能實現(xiàn)單端功能。但是實際應(yīng)用中會使...
分類：單片機制作 時間：2010-02-11 閱讀：2709
MAX19692的時鐘(CLKP，CLKN)和數(shù)據(jù)時鐘(DATACLKP，DATACLKN)接口的簡化框圖。初始時鐘由一個兩位計數(shù)器四分頻后用于鎖存數(shù)字DAC輸入。該計數(shù)器可能在四個狀態(tài)中的任意一個...
分類：單片機制作 時間：2010-02-11 閱讀：3151
使用具有多路輸入的DAC (MUX-DAC)如MAX19692，或具有數(shù)據(jù)時鐘輸出的內(nèi)插DAC時，輸入數(shù)據(jù)速率為DAC刷新速率的1/N，DAC在一個或兩個數(shù)據(jù)時鐘跳變沿鎖存數(shù)據(jù)。MAX19692中N = 4...
分類：單片機制作 時間：2010-02-11 閱讀：1545
AVR 單片機AT90S8515 共有4 個并行8位口,A 口、B 口、C 口、D 口. 由于AT90S8515 需要用+ 5 V 直流電壓供電,每個并行口引腳輸出電壓不超過5 V , 輸出電流為20mA[3 ] ,但35B...
分類：單片機制作 時間：2010-02-09 閱讀：8811
tmc222應(yīng)用電路,整個系統(tǒng)的電路非常簡單，采用任何具有IIC通訊的微處理器結(jié)合TMC222芯片便構(gòu)成單軸步進電機控制驅(qū)動系統(tǒng)，整個系統(tǒng)只需要2個主要的芯片即可，其中所有的運...
分類：單片機制作 時間：2010-02-09 閱讀：1781
了在電話線上能傳輸編碼信號，這個編碼信號的頻率必須在音頻的范圍，大概幾千赫左右。這個頻率可以由編碼電路的振蕩電阻來選定，大約1M左右?！ ? 來源:與你同行
分類：單片機制作 時間：2010-02-08 閱讀：5175
