這種設計理念沒有采用傳統的用放大器支持 DAC 來提高輸出的方法，而是繪制了一條更少的通電路徑。它將 LM317 正穩(wěn)壓器與簡單的 8 位 PWM DAC 拓撲集成在一起，以獲得強大的 11V、1.5A 功能。因此，它保留了簡單性，同時利用了久經考驗的 Bob Pease 杰作的內置故障保護功能（熱保護和過載）。其輸出與 LM317 內部電壓基準的保證 2% 精度成正比，使其安全地不受 5V 邏輯電源軌和輸入原始直流電源變化的影響。

　　CMOS SPDT 開關 U1b 和 U1c 接受 10kHz PWM 信號，通過反饋網絡 R1、2 和 R3 為 U2 穩(wěn)壓器生成 0V 至 9.75V“ADJ”控制信號。輸入的 PWM 信號是交流耦合的，因此 U1 可以“浮動”在 U2 的輸出上。 U1c 提供 PWM 信號的反相，實現主動紋波消除，如“通過模擬減法消除 PWM DAC 紋波”中所述。請注意，R1||R2 = R3 可優(yōu)化紋波減法和 DAC 精度?！　∪欢?，這種反饋布置確實使輸出電壓成為 PWM 占空因數 (DF) 的非線性函數，如下所示：

　　Vout = 1.25 / (1 – DF(1 – R1/(R1 + R2))
　　= 1.25 / (1 – 0.885*DF)
　　如圖 2所示。
　　圖 2 Vout（1.25 V 至 11 V）與 PWM DF（0 至 1）的關系，其中 Vout = 1.25 / (1 – 0.885*DF)?！　D 3繪制了圖 2 的反圖，產生任何給定 Vout 所需的 PWM DF。

　　圖 3與圖 2 相反，其中 PWM DF = (1 – 1.25/Vout)/0.885。
　　相應的 8 位 PWM 設置計算為：Dbyte = 255 (1 – 1.25 / Vout) / 0.885
　　Vfullscale = 1.25 / (R1/(R1 + R2))，因此除 11 V 之外的設計選擇也是可用的。 11 V 是與 HC4053 額定值一致的最大值，但如果用金屬柵極 CD4053B 代替 U1，則最高可達 20 V。但是，不要忘記 R3 = R1||R2 的要求。
　　電源軌 V+ 可以是從最小Vfullscale+3V（以滿足 U2 的最小余量壓差要求）到 LM317 的絕對最大 40V 限制的任意值。由于該芯片具有出色的 PSRR，DAC 精度不會受到影響，但效率當然可能會受到影響。
　　U2 應根據所需輸出電流乘以 V- 至 Vout 差值所產生的散熱量來進行散熱。在高電流和低 Vout 下，最高可達兩位數瓦特。