用 Multisim 7 分析時序邏輯電路
出處：維庫電子市場網 發(fā)布于：2024-02-20 15:34:00 | 1022 次閱讀
QD進位QD輸出QDQD易歷史EPVαCETR計數LDCLK輸入圖6.6.1 例6.6.1 的時序邏輯電路解: 在 Multisim 7 中選用TTL 器件庫中的74LS160、反相器7404 以及與非門7420 構成圖6.6.1 中的電路,并接入信號發(fā)生器XFG1 和邏輯分析儀 XLA1,如圖6.6.2所示①。圖6.6.2中的QA,QB,Qc,Q0與圖6.6.1中的、Q,Q、Q,Q對應。
利用 Multisim 7 中的邏輯分析儀對計數器的時鐘波形和輸出波形進行觀測，得圖6.6.3 所示的波形圖。分析波形圖可見，每5個時鐘周期輸出波形就重復一遍，在7420的輸出端產生一個輸出進位脈沖。因此，這是一個五進制計數器。
從邏輯分析儀給出的、Qv,Qc,Q5、Q4的波形圖，還可以畫出電路的狀態(tài)轉換圖,如圖6.6.4所示。
圖6.6.1 中的計數器采用了同步預置數的工作方式，當計數器處于QvQcDBQA=0100時,用 7404 和 7420 譯出LD′=0的信號，將DDDD=0000 的信號預置入計數器，作為計數循環(huán)的初始狀態(tài)。由此分析可得，該計數器是五進制計數器。因此，用Multisim 7 得到的仿真結果與理論分析結果完全吻合。
上一篇：基本 LC 振蕩器儲能電路
下一篇：MOS管的基本開關電路
版權與免責聲明
凡本網注明“出處：維庫電子市場網”的所有作品，版權均屬于維庫電子市場網，轉載請必須注明維庫電子市場網，http://m.58mhw.cn，違反者本網將追究相關法律責任。
本網轉載并注明自其它出處的作品，目的在于傳遞更多信息，并不代表本網贊同其觀點或證實其內容的真實性，不承擔此類作品侵權行為的直接責任及連帶責任。其他媒體、網站或個人從本網轉載時，必須保留本網注明的作品出處，并自負版權等法律責任。
如涉及作品內容、版權等問題，請在作品發(fā)表之日起一周內與本網聯系，否則視為放棄相關權利。
