究竟什么是高速電路呢？在過去的低速時(shí)代，電平跳變時(shí)信號(hào)上升時(shí)間較長(zhǎng)，通常有幾個(gè)ns。器件間的互連線不至于影響電路的功能，沒必要關(guān)心信號(hào)完整性問題。但在今天的高速時(shí)代，隨著IC輸出開關(guān)速度的提高，很多都在皮秒級(jí)，不管信號(hào)周期如何，幾乎所有設(shè)計(jì)都遇到了信號(hào)完整性問題。另外，對(duì)低功耗追求使得內(nèi)核電壓越來(lái)越低，DDR4 1.2v內(nèi)核電壓已經(jīng)很常見了。因此系統(tǒng)能容忍的噪聲余量越來(lái)越小，這也使得信號(hào)完整性問題更加突出。

　　信號(hào)完整性問題的根源在于信號(hào)上升時(shí)間的減小。即使布線拓?fù)浣Y(jié)構(gòu)沒有變化，如果采用了信號(hào)上升時(shí)間很小的IC芯片，現(xiàn)有設(shè)計(jì)也將處于臨界狀態(tài)或者根本就停止工作。

　　1.高速電路的定義

　　狹義的理解是，通常認(rèn)為數(shù)字邏輯電路的頻率達(dá)到或者超過50MHz，而且工作在這個(gè)頻率之上的電路已經(jīng)占到了整個(gè)電子系統(tǒng)相當(dāng)?shù)姆至?，例如三分之一，就稱為高速電路。而實(shí)際上，信號(hào)邊沿的諧波頻率比信號(hào)本身的頻率高，是信號(hào)快速變化的上升沿與下降沿引發(fā)了信號(hào)傳輸?shù)母鞣N問題。所以，當(dāng)信號(hào)所在的傳輸路徑長(zhǎng)度大于1/6倍傳輸信號(hào)的波長(zhǎng)時(shí)，信號(hào)被認(rèn)為是高速信號(hào)；當(dāng)信號(hào)沿著傳輸線傳播時(shí)，發(fā)生了嚴(yán)重的趨膚效應(yīng)和電離損耗時(shí)，認(rèn)為是高速信號(hào)。因此，通常約定如果電路板上信號(hào)的傳播延遲大于一半數(shù)字信號(hào)驅(qū)動(dòng)端的上升時(shí)間，則認(rèn)為此類信號(hào)是高速信號(hào)并產(chǎn)生傳輸線效應(yīng)，這樣的電路就是高速電路。

　　2.高速與高頻區(qū)別及聯(lián)系

　　大多數(shù)的信號(hào)完整性書籍，在進(jìn)行信號(hào)完整性研究之前，一般都會(huì)先來(lái)介紹高速與高頻這兩個(gè)基本概念，從這一點(diǎn)可以知道區(qū)分這兩個(gè)概念的重要性，因?yàn)椋ㄟ^這兩個(gè)概念可以明確信號(hào)完整性分析的對(duì)象。對(duì)于，高頻這個(gè)概念理解起來(lái)比較簡(jiǎn)單，它只是對(duì)頻率的一種描述，大家知道，頻率是周期的倒數(shù)，高頻是高頻率，短周期的表述。

　　再說(shuō)高速這個(gè)概念，回歸到速度的概念，速度是表征運(yùn)動(dòng)快慢的物理量，在物理學(xué)里是位移對(duì)時(shí)間的微分，也就dS/dt。同樣可以應(yīng)用在電路中指的是，電位移對(duì)時(shí)間的微分，表征為電壓變化的快慢，也就dV/dt，通常我們會(huì)表述為上升時(shí)間。所以，高速電路是電壓變化快，上升時(shí)間短的表述。在電路系統(tǒng)中，上升時(shí)間的大小對(duì)于信號(hào)完整性的影響非常大，也是引起信號(hào)完整性問題的根源所在。以至于信號(hào)完整性分析基本上都是圍繞dV/dt來(lái)分析和討論的，而不是對(duì)于周期來(lái)討論，這也是高速與高頻的本質(zhì)區(qū)別。

　　所以，從上面對(duì)兩個(gè)概念的描述，可以了解到，高頻與高速并沒有直接的關(guān)系?？梢哉磁e幾個(gè)例子。例如，當(dāng)一個(gè)時(shí)鐘信號(hào)的頻率為50MHz，上升時(shí)間為90ps，那么它不是一個(gè)高頻信號(hào)，但它是一個(gè)高速信號(hào)，也就是頻率不高，但上升沿快。又比如，頻率為500MHz，上升時(shí)間為0.8ns，那么它與上例中信號(hào)相比較，頻率要高很多，但速度卻遠(yuǎn)比上例的信號(hào)低。所以，我們說(shuō)，信號(hào)的高頻與高速?zèng)]有之間的關(guān)系。

　　從另一個(gè)角度來(lái)看，高速與高頻果真沒有半毛錢關(guān)系嗎？其實(shí)不然，大家通常會(huì)將這兩個(gè)概念混淆正是因?yàn)樗叽嬖谇Ыz萬(wàn)縷的聯(lián)系。具體說(shuō)來(lái)，就是隨著頻率的升高，周期減小，所帶來(lái)的結(jié)果是，我們必須把速度做高，原因是我們必須保證足夠的建立時(shí)間與保持時(shí)間。隨著周期的壓縮，要想有足夠的建立時(shí)間與保持時(shí)間，就只能使上升時(shí)間與下降時(shí)間縮短，以此來(lái)滿足信號(hào)的時(shí)序有效性的要求。舉個(gè)栗子，一個(gè)信號(hào)的頻率為100MHz，即周期為10ns，上升時(shí)間與下降時(shí)間分別為1ns，這樣信號(hào)的有效采樣時(shí)間窗口為：（10-1-1）ns，即8ns。如果此信號(hào)的頻率提高到200MHz時(shí)，保持上升時(shí)間與下降時(shí)間不變的話，采樣窗口就變成了（5-1-1）=3ns，而且隨著頻率的繼續(xù)升高，采樣窗口會(huì)繼續(xù)降低，極端情況會(huì)導(dǎo)致無(wú)法正確的采樣，于是就迫使上升時(shí)間與下降時(shí)間減小，來(lái)滿足越來(lái)越高的采樣時(shí)鐘頻率?？偨Y(jié)成一句話，也就是頻率的升高必然迫使速度的提高，高頻電路的進(jìn)化導(dǎo)致了高速電路，高頻與高速之間是充分條件，而不是必要條件。另外，在信號(hào)完整性的分析過程中， 一般著重強(qiáng)調(diào)的是高速電路。