串行總線(xiàn)的發(fā)展一共目前可以總結(jié)分為 3 個(gè)環(huán)節(jié)時(shí)期：
　　時(shí)鐘并行總線(xiàn)：小于 200MHZ，比如CPCI，PCIX，SDRAM，ISA，PIC源同步時(shí)鐘并行總線(xiàn)：小于 3200Mbps，比如 DDRr1234 系列，MII，EMMC高速串行總線(xiàn)：有 56NRZ ，比如USB1/2/3/3.1/3.2，PCIE3，PCIE4，SAS3，SAS4那么對(duì)于這些信號(hào)的重要線(xiàn)信號(hào)的處理我們?cè)谠O(shè)計(jì)過(guò)程中注意以下幾點(diǎn)：
　　差分走線(xiàn)，信號(hào)換層過(guò)孔數(shù)量，等長(zhǎng)長(zhǎng)度把控，阻抗控制要求，跨分割的損耗，走線(xiàn)拐角的位置形狀，繞線(xiàn)方式對(duì)應(yīng)的插損和回?fù)p，布局不妥當(dāng)造成的一系列串?dāng)_和疊層串?dāng)_，布局不恰當(dāng)操作焊盤(pán)存在的stub。
　　1. 差分走線(xiàn)，差分走線(xiàn)嚴(yán)格按照差分仿真所得出的結(jié)論，2S,和 3W 的要求進(jìn)行把控走線(xiàn)，其目的在于增強(qiáng)信號(hào)質(zhì)量的耦合性能，減少信號(hào)的回?fù)p。

　　2. 信號(hào)層走線(xiàn)過(guò)孔數(shù)量，對(duì)于重要的信號(hào)線(xiàn)而言這里簡(jiǎn)直就是致命的傷害，特別是高速信號(hào)頻率很高的信號(hào)線(xiàn)，過(guò)孔數(shù)量一旦過(guò)多，就會(huì)造成回?fù)p的加劇，所以打孔不是遇到線(xiàn)就打孔，尤其是我們的時(shí)鐘線(xiàn)。

　　3. 等長(zhǎng)長(zhǎng)度把控
　　按照對(duì)應(yīng)的器件的等長(zhǎng)要求，進(jìn)行數(shù)據(jù)的線(xiàn)段匹配長(zhǎng)度一致，從而保證數(shù)據(jù)傳輸?shù)姆€(wěn)定和數(shù)據(jù)文件傳輸時(shí)序上的同步。
　　4. 跨分割的損耗。重要線(xiàn)段不能跨分割走線(xiàn)，以免我們的信號(hào)會(huì)出現(xiàn)回?fù)p和插損的產(chǎn)生。
　　5. 信號(hào)線(xiàn)的布局盡量不要出現(xiàn) stub 布局出現(xiàn)，如圖所示。

　　6. 走線(xiàn)直角和倒角和圓弧到底哪個(gè)好。
　　通過(guò)仿真，其實(shí)圓弧走線(xiàn)是的，信號(hào)沒(méi)有 reflect 反射，倒角多多少少會(huì)有，但是反射沒(méi)有直角來(lái)的明顯，當(dāng)我們?cè)O(shè)備 A 傳輸?shù)皆O(shè)備 B 其自然而然的就會(huì)有信號(hào)在傳輸過(guò)程中存在反射回來(lái)我們的設(shè)備A，當(dāng)我們的設(shè)備 B 傳輸?shù)皆O(shè)備 A，同樣因?yàn)橹苯堑姆瓷?，?huì)有信號(hào)回到我們的設(shè)備 B 中。