基于TLV3501的交流耦合單電源比較器的工作原理及電路設計
出處:維庫電子市場網(wǎng) 發(fā)布于:2020-01-04 13:48:40
設計匯總
此設計需求如下:
無輸入信號-》比較器輸出= 0V
啟動時間小于1ms
電源電壓:3.3V,+5%(3.135V至3.465V)
輸入信號源提供:
Vcc = 3.3V,+5%(3.135V至3.465V)
Vcc = 5V,+5%,(4.75V至5.25V)
輸入信號電平:
VIL = GND+400mV @ Isink = 2mA
VIH = Vcc-400mV @ Isource = 2mA
共模范圍:+100mV
傳輸延遲:5ns
占空比從輸入到輸出的變化10%
頻率要求–請見表1
“交流耦合單電源比較器”電路設計提供了一種可忽略模塊間接地差的方法,并且提供寬范圍的頻率和振幅進入一個高速比較器,從而獲得一個穩(wěn)健耐用且精準的時鐘信號。請參考圖2。C1 和C2 提供輸入信號Vin 的交流耦合。R2 和R4 提供一個針對CMP-中電源的直流偏移。R1 和R5 提供CMP+一個大約電源電壓的一半小100mV的直流偏移。對于沒有輸入信號的情況,CMP-和CMP+ 之間的直流偏移差可確保Vout 為比較器輸出低電平(接近零伏)。每個輸入上的直流偏移用來抵消出現(xiàn)在這些輸入上的負電壓,這些負電壓的產(chǎn)生原因是Vin 的交流耦合。R3 將交流耦合輸入信號分壓,其幅度少于所使用的比較器的共模電壓的幅度。這些輸入分壓電阻與比較器輸入電容組合在一起形成了一個輸入低通濾波器,會衰減進入比較器的交流耦合信號。由于這個原因,實際應用中,需要將電阻的值保持在盡可能低的水平。輸入信號調(diào)節(jié)的高導通截止頻率可被視為一個C = C1||C2 并且R = 1.964k 的簡單C-R 高通(通過量程電阻器,R1,R2,R3,R4,R5 連接至CMP+ 和CMP - 的C1 和C2 的末端上可見的等效輸入電阻)。
版權與免責聲明
凡本網(wǎng)注明“出處:維庫電子市場網(wǎng)”的所有作品,版權均屬于維庫電子市場網(wǎng),轉(zhuǎn)載請必須注明維庫電子市場網(wǎng),http://m.58mhw.cn,違反者本網(wǎng)將追究相關法律責任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點或證實其內(nèi)容的真實性,不承擔此類作品侵權行為的直接責任及連帶責任。其他媒體、網(wǎng)站或個人從本網(wǎng)轉(zhuǎn)載時,必須保留本網(wǎng)注明的作品出處,并自負版權等法律責任。
如涉及作品內(nèi)容、版權等問題,請在作品發(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關權利。
- 電源IC散熱設計與熱管理2026/3/25 13:56:07
- 電源模塊效率與散熱設計分析2026/3/24 14:36:12
- 電源管理IC壽命評估方法2026/3/23 14:15:58
- 電源模塊常見故障分析2026/3/23 13:53:55
- 電源IC過熱損壞原因分析2026/3/19 11:50:21









