電子設(shè)備的靈敏度越來越高，這要求設(shè)備的抗干擾能力也越來越強(qiáng)，因此PCB設(shè)計(jì)也變得更加困難，如何提高PCB的抗干擾能力成為眾多工程師們關(guān)注的重點(diǎn)問題之一。
　　(1) 能用低速芯片就不用高速的，高速芯片用在關(guān)鍵地方。
　　(2) 可用串一個電阻的辦法，降低控制電路上下沿跳變速率。
　　(3) 盡量為繼電器等提供某種形式的阻尼。
　　(4) 使用滿足系統(tǒng)要求的頻率時(shí)鐘。
　　(5) 時(shí)鐘產(chǎn)生器盡量靠近到用該時(shí)鐘的器件。石英晶體振蕩器外殼要接地
　　(6)  用地線將時(shí)鐘區(qū)圈起來，時(shí)鐘線盡量短。
　　(7)  I/O驅(qū)動電路盡量靠近印刷板邊，讓其盡快離開印刷板。對進(jìn)入印制板的信號要加濾波，從高噪聲區(qū)來的信號也要加濾波，同時(shí)用串終端電阻的辦法，減小信號反射。
　　(8) MCD無用端要接高，或接地，或定義成輸出端，集成電路上該接電源地的端都要接，不要懸空。
　　(9) 閑置不用的門電路輸入端不要懸空，閑置不用的運(yùn)放正輸入端接地，負(fù)輸入端接輸出端。
　　(10) 印制板盡量使用45折線而不用90折線布線以減小高頻信號對外的發(fā)射與耦合。
　　(11) 印制板按頻率和電流開關(guān)特性分區(qū)，噪聲元件與非噪聲元件要距離再遠(yuǎn)一些。
　　(12) 單面板和雙面板用單點(diǎn)接電源和單點(diǎn)接地、電源線、地線盡量粗，經(jīng)濟(jì)是能承受的話用多層板以減小電源，地的容生電感。
　　(13) 時(shí)鐘、總線、片選信號要遠(yuǎn)離I/O線和接插件。
　　(14) 模擬電壓輸入線、參考電壓端要盡量遠(yuǎn)離數(shù)字電路信號線，特別是時(shí)鐘。
　　(15) 對A/D類器件，數(shù)字部分與模擬部分寧可統(tǒng)一下也不要交叉。
　　(16) 時(shí)鐘線垂直于I/O線比平行I/O線干擾小，時(shí)鐘元件引腳遠(yuǎn)離I/O電纜。
　　(17) 元件引腳盡量短，去耦電容引腳盡量短。
　　(18) 關(guān)鍵的線要盡量粗，并在兩邊加上保護(hù)地。高速線要短要直。
　　(19) 對噪聲敏感的線不要與大電流，高速開關(guān)線平行。
　　(20) 石英晶體下面以及對噪聲敏感的器件下面不要走線。
　　(21) 弱信號電路，低頻電路周圍不要形成電流環(huán)路。
　　(22) 任何信號都不要形成環(huán)路，如不可避免，讓環(huán)路區(qū)盡量小。
　　(23) 每個集成電路一個去耦電容。每個電解電容邊上都要加一個小的高頻旁路電容。
　　(24)  用大容量的鉭電容或聚酷電容而不用電解電容作電路充放電儲能電容。使用管狀電容時(shí)，外殼要接地
　　為了避免高頻信號通過印制導(dǎo)線時(shí)產(chǎn)生的電磁輻射，在印制電路板布線時(shí)，還應(yīng)注意以下幾點(diǎn)：
　　25）盡量減少印制導(dǎo)線的不連續(xù)性，例如導(dǎo)線寬度不要突變，導(dǎo)線的拐角應(yīng)大于90度禁止環(huán)狀走線等。
　?。?6）時(shí)鐘信號引線容易產(chǎn)生電磁輻射干擾，走線時(shí)應(yīng)與地線回路相靠近，驅(qū)動器應(yīng)緊挨著連接器。
　?。?7）總線驅(qū)動器應(yīng)緊挨其欲驅(qū)動的總線。對于那些離開印制電路板的引線，驅(qū)動器應(yīng)緊緊挨著連接器。
　?。?8）數(shù)據(jù)總線的布線應(yīng)每兩根信號線之間夾一根信號地線。是緊緊挨著不重要的地址引線放置地回路，因?yàn)楹笳叱］d有高頻電流。
　?。?9）將數(shù)字電路與模擬電路分開。電路板上既有高速邏輯電路，又有線性電路，應(yīng)使它們盡量分開，而兩者的地線不要相混，分別與電源端地線相連。要盡量加大線性電路的接地面積。
　?。?0）盡量加粗接地線，若接地線很細(xì)，接地電位則隨電流的變化而變化，致使電子設(shè)備的定時(shí)信號電平不穩(wěn)，抗噪聲性能變壞。因此應(yīng)將接地線盡量加粗。如有可能，接地線的寬度應(yīng)大于3mm。