在很多電源系統(tǒng)當中，電磁干擾問題都是開發(fā)者需要面對的嚴重問題之一，在DSP系統(tǒng)中更是如此，在DSP系統(tǒng)中，如果想要解決EMI問題，需要從多個層面來進行考慮。本文就將從串擾和傳輸線效應的方面來介紹DSP系統(tǒng)中的噪聲與EMI問題。
    串擾及傳輸線效應
    信號間的干擾，即串擾，可以通過電磁輻射在印制線間傳播。這也可能由電源和地平面上的無用信號以電氣的形式產生。串擾與印制線間距的平方成反比。因此，為了將串擾減到，單端信號的布線間距應至少是印制線寬度的2倍。對于像以太網(wǎng)和USB這類的差分信號，印制線間距需要與印制線寬度相同，目的是能夠與差分阻抗相匹配。關鍵信號可以用地和電源平面進行屏蔽，或者在改板時增加與信號并行的地線。
    有些信號還產生引起串擾的高頻諧波。由于輻射的能量正比于信號的上升和下降時間，較慢的上升或下降時間引起的干擾將較小。圖1顯示出視頻干擾的實例，這些干擾可能由內部時鐘的輻射所引起。在北美地區(qū)第二頻道中，18.432MHz的音頻時鐘的三次諧波，將產生如圖中左側所示的干擾。通過在音頻時鐘印制線上增加一個串聯(lián)電阻來放慢時鐘的上升和下降時間，減小了干擾，其結果如圖1中的右側所示。不過，設計師需要了解定時裕度，以便于將上升和下降沿降低到系統(tǒng)所允許的限度內。

    圖1解決音視頻串擾

與串擾相關的是傳輸線效應，這種效應在高速印制線變成產生輻射干擾的發(fā)射器時產生。通常，當信號的上升時間小于傳播延遲的2倍時，印制線才發(fā)射信號。這就暗示出了一個經驗，即為了減小傳播延遲，印制線的長度應盡可能短。另一個是合理的信號端接將減慢信號的上升時間，從而將反射引起的過沖和欠沖減到。圖2顯示了如何利用并行端接來校正電平并將傳輸線效應減到。

    圖2利用端接將傳輸線效應減到

設計師可能會質疑，既然芯片內部已經集成了電阻，在外部端接負載電阻是否還有其重要性。實際上，除了控制傳輸線效應外，外部電阻還可以實現(xiàn)信號完整性的精密調整。DSP無法與電路板阻抗完全匹配，因此端接負載可以減小源電流，以及上升和下降時間。
    與外部端接負載電阻一樣，外部的上拉和下拉電阻也是重要的。對于無連接的引腳來說，雖然內部的上拉和下拉電阻是足夠的，但高速開關噪聲能夠傳過來，并會誤觸發(fā)連接端上的內部邏輯。
    以上內容，就是從串擾以及傳輸線的角度，來對電路中EMI的干擾進行避免的方法，希望大家能通過閱讀本文，對DSP系統(tǒng)中的EMI規(guī)避有一定的了解。