PCB設計后期檢查的幾大要素
出處:EDN 發(fā)布于:2015-04-17 11:44:14
當一塊PCB板完成了布局布線,又檢查連通性和間距都沒有報錯的情況下,一塊PCB是不是就完成了呢?答案當然是否定。很多初學者也包括一些有經(jīng)驗的工程師,由于時間緊或者不耐煩亦或者過于自信,往往草草了事,忽略了后期檢查。結(jié)果出現(xiàn)了一些很基本的BUG,比如線寬不夠,元件標號絲印壓在過孔上,插座靠得太近,信號出現(xiàn)環(huán)路等等。從而導致電氣問題或者工藝問題,嚴重的要重新打板,造成浪費。所以,當一塊PCB完成了布局布線之后,很重要的一個步驟就是后期檢查。
PCB的檢查有很多個細節(jié)的要素,本人列舉了一些自認為基本的并且容易出錯的要素,作為后期檢查。
1、元件封裝
?。?)焊盤間距。如果是新的器件,要自己畫元件封裝,保證間距合適,焊盤間距直接影響到元件的焊接。
?。?)過孔大?。ㄈ绻校τ诓寮狡骷?,過孔大小應該保留足夠的余量,一般保留不小于0.2mm比較合適。
?。?)輪廓絲印。器件的輪廓絲印比實際大小要大一點,保證器件可以順利安裝。
2、布局
?。?)IC不宜靠近板邊。
?。?)同一模塊電路的器件應靠近擺放。比如去耦電容應該靠近IC的電源腳,組成同一個功能電路的器件優(yōu)先擺放在一個區(qū)域,層次分明,保證功能的實現(xiàn)。
(3)根據(jù)實際安裝安排插座的位置。插座都是引線到其他模塊的,根據(jù)實際結(jié)構(gòu),為了安裝方便,一般采用就近原則,安排插座的位置,而且一般靠近板邊。
?。?)注意插座方向。插座都是有方向的,方向反了,線材就要重新定做。對于平插的插座,插口方向應該朝向板外。
?。?)Keep Out區(qū)域不能有器件。
?。?)干擾源要遠離敏感電路。高速信號、高速時鐘或者大電流開關(guān)信號都屬于干擾源,應該遠離敏感電路,比如復位電路,模擬電路??梢杂娩伒貋砀糸_它們。
3、布線
(1)線寬大小。線寬要結(jié)合工藝、載流量來選擇,線寬不能小于PCB廠家的線寬。同時保證承載電流能力,一般以1mm/A來選取合適線寬。
?。?)差分信號線。對于USB、以太網(wǎng)等差分線,注意走線要等長、平行、同平面,間距由阻抗決定。
?。?)高速線注意回流路徑。高速線容易產(chǎn)生電磁輻射,如果走線路徑與回流路徑形成面積過大,就會形成一個單匝線圈向外輻射電磁干擾,如圖1。所以走線的時候要注意旁邊有回流路徑,多層板設置有電源層和地平面可以有效解決這個問題。
?。?)注意模擬信號線。模擬信號線應該與數(shù)字信號隔開,走線盡量避免從干擾源(如時鐘、DC-DC電源)旁邊走過,而且走線越短越好。

版權(quán)與免責聲明
凡本網(wǎng)注明“出處:維庫電子市場網(wǎng)”的所有作品,版權(quán)均屬于維庫電子市場網(wǎng),轉(zhuǎn)載請必須注明維庫電子市場網(wǎng),http://m.58mhw.cn,違反者本網(wǎng)將追究相關(guān)法律責任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點或證實其內(nèi)容的真實性,不承擔此類作品侵權(quán)行為的直接責任及連帶責任。其他媒體、網(wǎng)站或個人從本網(wǎng)轉(zhuǎn)載時,必須保留本網(wǎng)注明的作品出處,并自負版權(quán)等法律責任。
如涉及作品內(nèi)容、版權(quán)等問題,請在作品發(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- 集成電路技術(shù)體系與場景化應用指南2026/1/8 10:10:43
- 集成電路傳統(tǒng)封裝:材料與工藝的全面解讀2025/8/1 10:32:18
- 一文讀懂TTL電路的基本結(jié)構(gòu)、工作原理和特性2020/9/8 11:29:48
- 如何通過R10電位器線性改變VRF的電壓值2020/7/15 15:09:26
- 一種集成電路開短路測試方案詳解2023/6/21 15:50:05









