圖1為CMOS模擬開關(guān)電路原理圖。它克服了NMOS模擬開關(guān)電路Ron雖vI增大而增大的缺點(diǎn)，擴(kuò)大輸入信號幅度的范圍；而且可以在CMOS電路基礎(chǔ)上增設(shè)輔助電路，消除NMOSFET的襯底效應(yīng)對Ron的影響。

　　圖1 CMOS開關(guān)電路原理

　　假定控制信號vc高電平VCH=VDD為邏輯“1”,低電平VCL=-Vss（取Vss=VDD）為邏輯“0”.T1襯底電壓VB1=-Vss,T2襯底電壓VB2=VDD.從圖可知，vc直接輸送到T1的柵極，而T2的柵極電壓是vc經(jīng)非門（T3、T4組成）倒相后的電壓。當(dāng)vc=“1”時，VG1=VDD,VG2=-Vss.所以當(dāng)vI為接近-Vss低電平時，vGS1=（vG2-vI）=（VDD-vI）>VT,T1完全導(dǎo)通，vGS2=（vG2-vI）=（Vss-vI），即vGS2<VT,T2截止，iD2=0;反之，當(dāng)vI為接近VDD高電平時，則T2完全導(dǎo)通，T1截止。而當(dāng)vc=“0”時，T1、T2均截止。由于開關(guān)閉合時，T1和T2并聯(lián)，互相補(bǔ)償，使vI在-Vss~VDD范圍內(nèi)變化，Ron基本不變。CMOS開關(guān)Ron與vI的關(guān)系如圖2所示。

　　為了消除NMOSFET的襯底調(diào)制效應(yīng)對Ron的不良影響，通常在CMOS開關(guān)原理電路基礎(chǔ)上增設(shè)輔助電路。如圖3所示CMOS開關(guān)電路 中，增加了非門PI2和T3~T5.當(dāng)vc=“1”時，因非門PI1、PI2倒相，T5截止，vI經(jīng)T3、T4加到T1襯底B1上，同時，vI又直接加到T1的源極S1上，于是vBS1=0,且與vI大小無關(guān)，從而消除了T1的襯底調(diào)制效應(yīng)。T2為PMOSFET,雖然vB2=VDD,但因PMOSFET的襯底調(diào)制效應(yīng)很小，故vBS2隨vI變化對Ron的影響可略。

　　圖1  CMOS開關(guān)Ron與vI的關(guān)系                      圖2  含輔助電路CMOS開關(guān)電路