摘要：從變頻電源電參量實(shí)時(shí)測(cè)量的應(yīng)用需求出發(fā)，針對(duì)變頻電源可調(diào)頻率范圍寬的特點(diǎn)，以FPGA和DSP為硬件。設(shè)計(jì)出一種基于變步長(zhǎng)自適應(yīng)采樣方法的數(shù)據(jù)采集計(jì)算系統(tǒng).該系統(tǒng)具有實(shí)時(shí)性強(qiáng).集成度高及擴(kuò)展性靈活等特點(diǎn)

　　在電力系統(tǒng)中，變頻系統(tǒng)作為一種電力電子設(shè)備，其輸出側(cè)的電壓.電流含有豐富的高次諧波，并且具有可調(diào)節(jié)頻率變化范圍大和速度快的特點(diǎn).當(dāng)系統(tǒng)中諧波含量達(dá)到一定程度時(shí)，對(duì)電力系統(tǒng)及電力用戶帶來(lái)一定的影響和危害.在進(jìn)行諧波分析時(shí)，若信號(hào)頻率和采樣周期不匹配，或者在整個(gè)采樣周期間隔內(nèi)，波形不是周期性的，就會(huì)產(chǎn)生頻譜泄漏誤差.如果能夠?qū)崿F(xiàn)同步基波的頻率，使截?cái)嗟牟蓸訑?shù)據(jù)個(gè)數(shù)正好是基波信號(hào)周期的整數(shù)倍，就能解決被測(cè)信號(hào)采樣在開(kāi)始和終止的地方不連續(xù)的問(wèn)題.

　　筆者采用自適應(yīng)實(shí)時(shí)調(diào)整采樣率的方法，實(shí)時(shí)跟蹤信號(hào)基波頻率，采用軟同步的方法實(shí)現(xiàn)交流同步采樣利用以FPGA和DSP為控制的硬件系統(tǒng)，實(shí)行多路同步采樣，能夠有效地減少頻譜泄漏而引起的測(cè)量誤差.一方面由此方法計(jì)算得出三相電壓.電流的基波和各次諧波的幅值及相位比按工頻正弦量的計(jì)算方法來(lái)計(jì)算電參量要；另一方面又能以計(jì)算得出的各次諧波為參考，加入適當(dāng)?shù)耐庵脼V波器或算法消除諧波對(duì)系統(tǒng)和測(cè)量的影響.

　　1 變頻電源測(cè)量系統(tǒng)總體設(shè)計(jì)

　　數(shù)據(jù)采集系統(tǒng)結(jié)構(gòu)如圖1所示，三相電壓和三相電流信號(hào)經(jīng)過(guò)傳感器之后送至濾波電路，再經(jīng)過(guò)A/D轉(zhuǎn)換模塊進(jìn)行六路同步采樣，不丟失相位信息，由DSP進(jìn)行參數(shù)計(jì)算和處理.采用雙口RAM作為A/D轉(zhuǎn)換模塊與DSP雙向通信的緩沖芯片，雙口RAM芯片具有兩套獨(dú)立的控制線.地址線和數(shù)據(jù)線，可以對(duì)任何一個(gè)端口進(jìn)行獨(dú)立的操作.整個(gè)數(shù)據(jù)采集電路的時(shí)序控制都由FPGA完成，有利于DSP全速執(zhí)行數(shù)據(jù)運(yùn)算，從而保證了采樣的持續(xù)性和實(shí)時(shí)性.

　　2系統(tǒng)硬件設(shè)計(jì)

　　系統(tǒng)中使用的電壓傳感器為閉環(huán)補(bǔ)償電壓的霍爾傳感器LV25一P,電流傳感器為L(zhǎng)眄8-S7,具有高.線性度好及帶寬高等特點(diǎn).濾波電路采用四階巴特沃斯濾波器（圖2），截止頻率為10kHzH?A/D轉(zhuǎn)換芯片采用Analog Device新型器件AD7606是一種高速.低功耗.8通道同步采樣的模數(shù)轉(zhuǎn)換器，包含低噪聲.高輸入阻抗信號(hào)調(diào)理放大器，1MQ模擬輸入阻抗，同時(shí)AD7606集成了一個(gè)衰減約為40dB的前端二階抗混疊模擬濾波器，能以高達(dá)200kS/s的快速吞吐率進(jìn)行采樣.雙口RAM采用IDT公司64K×16bit的雙口芯片IDrl70V28?選擇Altem CycloneⅡ系列EP2C8Q208為硬件，CycloneⅡ是基于StratixⅡ的90nm工藝推出的FPGA?它具有8 256個(gè)邏輯單元（LE），內(nèi)置4K Byte RAM,兩個(gè)鎖相環(huán)（PLL）以及18個(gè)乘法器模塊.圖3所示為DSP與FPGA以及雙口RAM和AD芯片之間的主要功能引腳接口電路圖.

　　系統(tǒng)采用EZ-USB Fx2系列的CY7C68013.56芯片與Pc的USB端口連接，工作于slaveFIFO批量傳輸16位數(shù)據(jù)線模式.,電路連接如圖4所示.

　　FPGA采用50MHz頻率的晶振，對(duì)通過(guò)濾波電路的電壓或電流信號(hào)進(jìn)行頻率測(cè)量，然后FP-GA內(nèi)部倍頻電路產(chǎn)生相應(yīng)的倍頻頻率作為A/D采樣芯片的控制信號(hào)，從而保證采樣時(shí)間間隔z。

　　與被測(cè)量信號(hào)周期r在一個(gè)周期內(nèi)的采樣點(diǎn)數(shù)Ⅳ成為一個(gè)整數(shù)關(guān)系N=T/T,由此可以保證在頻率變動(dòng)相當(dāng)大時(shí)，也能夠保持整周期采樣.

　　在Quanus II集成開(kāi)發(fā)環(huán)境中，采用VHDL和Verilog語(yǔ)言∞.實(shí)現(xiàn)FPGA對(duì)整個(gè)系統(tǒng)的時(shí)序控制，工程頂層圖如圖5所示，其中部分功能引腳仿真結(jié)果如圖6所示，其中cLK-AD7606是FPGA發(fā)出給AD7606的采樣轉(zhuǎn)換信號(hào)；CS是讀使能信號(hào)；RD是數(shù)據(jù)讀出信號(hào)，低電平有效；IDT-RW和addrin是發(fā)給雙口RAM的寫使能信號(hào)和地址信號(hào).從圖6中可以看出，各信號(hào)都滿足工作時(shí)序要求.

　　3系統(tǒng)軟件設(shè)計(jì)

　　DSP中系統(tǒng)軟件使用c語(yǔ)言編程，上位機(jī)程序采用Vc編寫，系統(tǒng)軟件初始化上電之后，開(kāi)始采集數(shù)據(jù)，采集過(guò)程中的設(shè)計(jì)流程如圖7所示.

　　系統(tǒng)始終對(duì)6路模擬信號(hào)進(jìn)行同時(shí)采集，每個(gè)采樣周期開(kāi)始前FPGA都更新采樣率，采集到的數(shù)據(jù)由FPGA控制直接存儲(chǔ)在雙口RAM中，由FPGA發(fā)出中斷信號(hào)通知DSP讀取，之后DSP進(jìn)行相關(guān)的電參量運(yùn)算并且將數(shù)據(jù)通過(guò)USB接口與上位機(jī)進(jìn)行通信.

　　4實(shí)驗(yàn)與分析

　　在實(shí)驗(yàn)室中利用橫河WT30和由兩臺(tái)VSIl00系列矢量變頻器與兩臺(tái)三相異步電機(jī)（1lkW,380V,22.6A,△接法）組成的測(cè)試系統(tǒng)做分析對(duì)比實(shí)驗(yàn).在空載時(shí)讀出的部分?jǐn)?shù)據(jù)見(jiàn)表l的電參量實(shí)驗(yàn)數(shù)據(jù)，每一項(xiàng)的上一排是WT230測(cè)量的數(shù)據(jù)，下一排是系統(tǒng)測(cè)量的數(shù)據(jù).

　　觀察實(shí)驗(yàn)數(shù)據(jù)可以看出，系統(tǒng)設(shè)計(jì)原理是正確的，相對(duì)誤差較小，數(shù)據(jù)波動(dòng)比較大時(shí)可以采用滑動(dòng)平均的方法來(lái)作為電參量的參考值.

　　5結(jié)束語(yǔ)

　　筆者設(shè)計(jì)的變頻電源電參數(shù)測(cè)量系統(tǒng)是以FPGA和DSP為控制，采用新型A/D采樣器件實(shí)現(xiàn)了一種變頻電源同步測(cè)量系統(tǒng)，應(yīng)用于變頻電源的實(shí)時(shí)諧波分析及電參量的測(cè)量.通過(guò)實(shí)驗(yàn)數(shù)據(jù)的對(duì)比，驗(yàn)證了系統(tǒng)設(shè)計(jì)的正確性和可行性，該數(shù)據(jù)采集系統(tǒng)在高速的實(shí)時(shí)測(cè)控領(lǐng)域有著很高的應(yīng)用價(jià)值和實(shí)際意義.