相關(guān)資料：

基于DSP的導(dǎo)航計(jì)算機(jī)硬件設(shè)計(jì)分析（一）

　　3 導(dǎo)航計(jì)算機(jī)硬件設(shè)計(jì)

　　導(dǎo)航系統(tǒng)的主要任務(wù)是測(cè)量各種載體的即時(shí)位置、速度、航向等導(dǎo)航參數(shù)，具有實(shí)時(shí)性高、運(yùn)算量大等特點(diǎn)。因此在導(dǎo)航系統(tǒng)中，計(jì)算機(jī)設(shè)計(jì)是系統(tǒng)設(shè)計(jì)的關(guān)鍵。在基于DSP和單片機(jī)的導(dǎo)航系統(tǒng)中，導(dǎo)航計(jì)算機(jī)的任務(wù)首先是數(shù)據(jù)采集，包括采集慣性測(cè)量單元輸出信號(hào)，接收外部系統(tǒng)校正信息，如GPS輸出信息、初始位置信息等。其次是數(shù)據(jù)處理與運(yùn)算，包括慣性測(cè)量元件的誤差補(bǔ)償、初始對(duì)準(zhǔn)、導(dǎo)航參數(shù)解算、組合導(dǎo)航算法實(shí)現(xiàn)等。是輸出導(dǎo)航系統(tǒng)級(jí)系統(tǒng)狀態(tài)量，包括輸出導(dǎo)航參數(shù)以及與其它設(shè)備交換信息等。所有這些任務(wù)，如果都由一個(gè)CPU來(lái)進(jìn)行運(yùn)算的同時(shí)，還要兼顧系統(tǒng)控制和數(shù)據(jù)輸入輸出，并響應(yīng)頻繁的中斷，必然降低系統(tǒng)運(yùn)行效率，所以為了提高系統(tǒng)運(yùn)行速度和效率，減輕導(dǎo)航計(jì)算機(jī)的負(fù)擔(dān)，設(shè)計(jì)一種以DSP和單片機(jī)為主的主從系統(tǒng)。導(dǎo)航計(jì)算機(jī)工作流程為：經(jīng)過(guò)前端處理的模擬信號(hào)由ADS1258完成采樣轉(zhuǎn)換后，給DSP一個(gè)中斷，讀取各個(gè)通道的數(shù)據(jù)并存儲(chǔ)在片外SRAM 數(shù)據(jù)區(qū)，同時(shí)DSP進(jìn)行慣性測(cè)量元件的初始對(duì)準(zhǔn)、誤差補(bǔ)償，在線(xiàn)校正濾波和導(dǎo)航參數(shù)解算，從而完成對(duì)系統(tǒng)目標(biāo)的定位功能，再由雙口RAM 實(shí)現(xiàn)DSP和單片機(jī)目標(biāo)信息的交換，終通過(guò)單片機(jī)完成系統(tǒng)的I/O接口和外部接口設(shè)備控制，系統(tǒng)總體結(jié)構(gòu)如圖1所示。

圖1 導(dǎo)航計(jì)算機(jī)系統(tǒng)總體結(jié)構(gòu)圖

　　在導(dǎo)航計(jì)算機(jī)中，需要對(duì)接受到的模擬數(shù)據(jù)進(jìn)行采樣，并轉(zhuǎn)換為數(shù)字信號(hào)，送給CPU 計(jì)算和處理，處理器TMS320VC33與ADS1258通訊采用了TMS320VC33的SPI接口，TMS320VC33通過(guò)SPI接口對(duì)ADS1258進(jìn)行初始化及讀取數(shù)掘，把通過(guò)TMS320VC33數(shù)字濾波器處理過(guò)的數(shù)據(jù)發(fā)送給ADS1258的DIN、DOUT分別用于數(shù)據(jù)的輸入和輸出，SCLK用于串行時(shí)鐘的輸入；START是AD的啟動(dòng)信號(hào)，高電平有效，將DSP的XF0設(shè)置為通用I/O口，以XF0信號(hào)連接AD的START,啟動(dòng)AD轉(zhuǎn)換器開(kāi)始采樣和轉(zhuǎn)換；/DRDY是AD轉(zhuǎn)換結(jié)束信號(hào)，低電平有效；從AD讀出轉(zhuǎn)換數(shù)據(jù)都是在AD轉(zhuǎn)換完成后/DRDY為低電平時(shí)開(kāi)始的，讀出轉(zhuǎn)換數(shù)據(jù)之前DSP需查詢(xún)DRDY的狀態(tài)。

　　本系統(tǒng)采用中斷方式，將/DRDY信號(hào)直接連接在DSP的外部中斷信號(hào)INT0上，提高了系統(tǒng)運(yùn)行效率。

圖2 AD轉(zhuǎn)換器與DSP接口設(shè)計(jì)圖

　　TMS320VC33 無(wú)內(nèi)部ROM 存儲(chǔ)器，需擴(kuò)展外部存儲(chǔ)器，外部存儲(chǔ)器采用FLASH 和SRAM 的配置方式，F(xiàn)LASH用來(lái)存儲(chǔ)DSP系統(tǒng)的程序以及初始化數(shù)據(jù)，系統(tǒng)啟動(dòng)后，TMS320VC33自動(dòng)將程序和初始化數(shù)據(jù)從FLASH 加載到SRAM 中，加載完成后，程序在SRAM 中運(yùn)行。本系統(tǒng)設(shè)計(jì)選用AM29LV800BB-90EC,容量大小為512K×16位，訪問(wèn)時(shí)間：90ns;存儲(chǔ)容量：8Mbit;工作溫度范圍：-55~+125℃；在線(xiàn)編程電壓：3.0~3.6V;低功耗：讀操作時(shí)電流為7mA,編程/擦除時(shí)電流為15mA.AM29LV800BB-90EC的地址線(xiàn)A0~A18與TMS320VC33的地址線(xiàn)A0~A18連接，AM29LV800BB-90EC的數(shù)據(jù)線(xiàn)D0~D15與TMS320VC33的低16 位數(shù)據(jù)線(xiàn)D0~D15 連接，TMS320VC33 的/PAGE0 連接AM29LV800BB-90EC 的片選信號(hào)/CE,TMS320VC33的R/W 信號(hào)連接AM29LV800BB-90EC的寫(xiě)信號(hào)/WE,選擇16位數(shù)據(jù)模式。

圖3 DSP與FLASH存儲(chǔ)器接口設(shè)計(jì)圖

　　由于系統(tǒng)運(yùn)行時(shí)，需要對(duì)SRAM 進(jìn)行頻繁讀寫(xiě)操作，因此采用快速存儲(chǔ)器件ISSI的IS61LV51216,它集成度高、功耗低、是一個(gè)8M 容量，結(jié)構(gòu)為512K*16位字長(zhǎng)的高速率SRAM.采用兩片IS61LV51216 芯片與DSP 連接。

　　IS61LV51216的地址線(xiàn)A0~A18與TMS320VC33的地址線(xiàn)A0~A18連接，片IS61LV51216的數(shù)據(jù)線(xiàn)D0~D15與TMS320VC33的低16位數(shù)據(jù)線(xiàn)D0~D15連接，第二片IS61LV51216的數(shù)據(jù)線(xiàn)D0~D15與TMS320VC33的高16位數(shù)據(jù)線(xiàn)D16~D31連接，TMS320VC33的/PAGE1連接IS61LV51216的片選信號(hào)/CE,TMS320VC33的R/W 信號(hào)連接IS61LV51216的寫(xiě)信號(hào)/WE,選擇16位數(shù)據(jù)模式。

圖4 DSP與SRAM 存儲(chǔ)器接口設(shè)計(jì)圖。

　　計(jì)算機(jī)需要接受GPS定位信息，并進(jìn)行解碼計(jì)算，還需要接受輸入輸出控制，處理的數(shù)據(jù)量很大，對(duì)數(shù)據(jù)通訊的穩(wěn)定性和可靠性要求都比較高。傳統(tǒng)的數(shù)據(jù)通訊主要有串行、并行、DMA以及雙口RAM 等方式。綜合各種通訊方式的優(yōu)缺點(diǎn)，考慮到該導(dǎo)航系統(tǒng)實(shí)時(shí)性高。數(shù)據(jù)量大的特點(diǎn)，采用雙口RAM 的方法實(shí)現(xiàn)DSP和單片機(jī)的實(shí)時(shí)數(shù)據(jù)通訊。系統(tǒng)選用IDT7005S,它是一款高速8K*8雙端口靜態(tài)RAM,與單片機(jī)組成接口電路時(shí)可直接相連。89C51的地址總線(xiàn)寬度為16位，數(shù)據(jù)總線(xiàn)為8位；而IDT7005S的地址總線(xiàn)寬度為13位，數(shù)據(jù)總線(xiàn)為8位，需對(duì)單片機(jī)進(jìn)行總線(xiàn)擴(kuò)展，具體使用鎖存器74LS373的使能信號(hào)，對(duì)數(shù)據(jù)進(jìn)行分時(shí)讀寫(xiě)，實(shí)現(xiàn)總線(xiàn)擴(kuò)展。

圖5 單片機(jī)DSP與雙口RAM 接口設(shè)計(jì)圖

　　4 系統(tǒng)軟件設(shè)計(jì)

　　整個(gè)軟件基于中斷方式。DSP軟件工作流程為：系統(tǒng)上電復(fù)位后，加載外部flash的程序文件到外部SRAM 程序區(qū)，DSP初始化各個(gè)部分后運(yùn)行。程序始終查詢(xún)AD的中斷信號(hào)，在獲得AD的中斷后進(jìn)入中斷服務(wù)程序，采集后的數(shù)據(jù)存儲(chǔ)在外部SRAM 數(shù)據(jù)區(qū)，然后調(diào)用探測(cè)定位程序獲取聲音目標(biāo)的方位等參數(shù)，并寫(xiě)入雙口ram中，供單片機(jī)讀取后進(jìn)行融合。本系統(tǒng)的DSP軟件流程如圖5所示。

圖6 DSP軟件設(shè)計(jì)流程圖

　　5 結(jié)語(yǔ)

　　本文結(jié)合了現(xiàn)代導(dǎo)航新技術(shù)的發(fā)展與需求，以DSP作為處理器實(shí)現(xiàn)導(dǎo)航系統(tǒng)的算法，以FPGA實(shí)現(xiàn)外圍接口的擴(kuò)展，采用了高AD轉(zhuǎn)換器采集慣導(dǎo)數(shù)據(jù)，設(shè)計(jì)了基于DSP微小型的導(dǎo)航計(jì)算機(jī)。采用FPGA實(shí)現(xiàn)外圍接口的擴(kuò)展，體積上省去了串口芯片，功能上能夠輔助DSP完成對(duì)GPS和數(shù)據(jù)采集的接受，這樣不僅省去了CPU 的一定工作量，還可以使CPU更能夠?qū)Ｗ⒂诮M合導(dǎo)航的算法的計(jì)算，從而進(jìn)一步提高系統(tǒng)的性能。本系統(tǒng)采用的高AD轉(zhuǎn)換器ADS1258為T(mén)I公司剛剛推出的高AD,在以及轉(zhuǎn)換速度上大大優(yōu)于以往的AD轉(zhuǎn)換器，這對(duì)于導(dǎo)航系統(tǒng)的性能奠定了硬件基礎(chǔ)。對(duì)DSP導(dǎo)航計(jì)算機(jī)硬件的設(shè)計(jì)在日后的發(fā)展也起到了很好的帶動(dòng)作用。