摘要：本系統(tǒng)以Altera公司的FPGA和Nois II為，采用運算放大器和模擬開關(guān)作為前級小信號放大器，以電流型DAC TLC7528等效為可變電阻，通過模擬電路構(gòu)建傳遞函數(shù)實現(xiàn)可編程濾波，并通過FPGA查找表的方法數(shù)字合成正弦波通過DAC輸出，提出了基于FPGA和Quartus II的程控濾波器測量系統(tǒng)的設(shè)計方案。測試結(jié)果表明該方案中的系統(tǒng)可應(yīng)用與現(xiàn)代測量和各種數(shù)據(jù)采集系統(tǒng)中。

　　1.引言

　　放大器和濾波器是現(xiàn)代電子系統(tǒng)的重要組成部分，其性能指標(biāo)的優(yōu)劣直接決定整個系統(tǒng)的性能。傳統(tǒng)的放大器和濾波器大部分是固定放大倍數(shù)和固定的截止頻率。在許多工程領(lǐng)域中，信號頻率范圍是動態(tài)的，約在幾Hz到幾十KHz之間，若按信號帶寬下選擇運算放大器的性能，會造成在較低信號頻率下功耗浪費，因此需要可變截止頻率的濾波器進行濾波。

　　本系統(tǒng)利用運算放大器、FPGA、D/A和LCD等器件設(shè)計程控濾波器和掃頻測試儀，其中掃頻測試儀可用于對濾波器的測試。輸入為mV級信號，電壓增益60dB,10dB可調(diào)，誤差小于2%.高通、低通濾波器的截止頻率在1kHz~30kHz,1kHz可調(diào)，誤差小于2%.

　　2.系統(tǒng)結(jié)構(gòu)設(shè)計與理論分析

　　2.1 系統(tǒng)結(jié)構(gòu)框圖

　　本系統(tǒng)主要由可控放大電路、濾波電路、正弦信號產(chǎn)生電路和FPGA構(gòu)成，其系統(tǒng)框圖如圖1所示。

　　前級程控放大采用繼電器來選擇放大器的反饋電阻以實現(xiàn)不同的增益，濾波器采用電流型DAC構(gòu)建傳遞函數(shù)實現(xiàn)，該方法便于控制而成本較低，正弦信號產(chǎn)生采用FPGA查找表的方法，能得理高精準(zhǔn)的頻率。控制采用NIOS,無需復(fù)雜的外路電路與FPGA進行通訊。

　　2.2 濾波器傳遞函數(shù)推導(dǎo)

　　高通/低通濾波器的原理圖如圖2所示，根據(jù)放大器的“虛短虛斷”原理，低通的傳遞函數(shù)近似為：

　　其中濾波器的Q值為：

　　為得到平坦的巴特沃茲濾波器，則當(dāng)Q=0.707時所對的ω即為低通截止頻率。

　　此時有NB與fc成正比，NB為正數(shù)，為得到截止頻率從1K到 ,則fc=1000NB/8,當(dāng)NB=240時，fc=30KHz.選擇C0=820pF,此時有（R1+R2）/R1=1.225,取R1=20KΩ，R2=4.5KΩ。

　　2.3 掃頻測試原理在F P G A中的R O M導(dǎo)入1 2位的正弦數(shù)表， 共4 0 9 6 個點， 共有1 2 根地址線，F(xiàn)PGA的晶振為50MHz,通過鎖相環(huán)倍頻到200MHz,通過累加器輸入頻率控制字和相位控制字，控制查找表的速度，來實現(xiàn)不同頻率的輸出。

　　通過編程改變頻率控制字，從而改變輸出頻率。系統(tǒng)對每一個不同頻率的頻點進行測量，經(jīng)過A D 6 3 7將交流轉(zhuǎn)換為直流后，通過TI公司的模數(shù)轉(zhuǎn)換芯片ADS7886,將有效值送入處理器，并通過掃頻的點繪制相應(yīng)的曲線，得到頻幅響應(yīng)曲線。

　　3.硬件電路與軟件實現(xiàn)

　　3.1 程控放大器

　　為得到很高的增益，采用兩級放大器級聯(lián)的方式來實現(xiàn)。用FPGA給74HC595發(fā)送控制字來控制繼電器的開合，選擇放大器的不同的反饋電阻，以實現(xiàn)不同的增益放大。圖3所示為程控放大器的連接電路圖。

　　每增益分配為0 d B 、1 0 d B 、20dB、30dB,通過模擬開關(guān)同時控制兩級增益，可以使總體增益分別為0 d B、10dB、20dB、30dB、40dB、50dB和60dB.

　　其中調(diào)節(jié)R9和R10可以抑制失調(diào)電壓。

　　3.2 程控濾波器

　　圖4給出程控濾波器的連接電路圖，由四片LF356和一片TLC7528組成，其中LF356的增益帶寬積為5MHz,系統(tǒng)中的頻率為50KHz,故增益帶寬積選用LF356能滿足要求。

　　TLC7528是電流型雙數(shù)模轉(zhuǎn)換芯片，數(shù)字電源采用5V供電，在電路中其等效為可變電阻。

　　3.3 軟件流程圖

　　軟件系統(tǒng)流程圖如圖5所示。

　　本設(shè)計的控制MCU采用Altera的NiosII軟核實現(xiàn)，軟件設(shè)計和編譯、調(diào)試在Nios II IDE集成開發(fā)環(huán)境中完成。

　　軟件需要實現(xiàn)的功能有：高低通濾波器與幅頻特性測試功能的切換、前級放大增益的控制、濾波器截止頻率的更改，還要控制掃頻信號輸出、信號有效值回采和幅頻特性曲線的繪制。

　　本系統(tǒng)的功能切換并不復(fù)雜，需要控制的變量也不是很多，軟件設(shè)計采用模塊化和自頂向下的設(shè)計方式，軟件系統(tǒng)中主要分成按鍵（輸入）模塊、LCD（顯示）模塊、數(shù)值發(fā)送模塊、界面顯示更新模塊、輸入處理模塊等。每一個模塊是否執(zhí)行是通過標(biāo)志位來確定的，主程序通過死循環(huán)檢測每一個標(biāo)志位的狀態(tài)，來確定應(yīng)該進入哪一個模塊并實現(xiàn)相應(yīng)的功能。

　　4.測試結(jié)果

　　固化程序后，用函數(shù)發(fā)生器和TDS1002B數(shù)字示波器來測試各指標(biāo)，并分別記錄其測量數(shù)據(jù)。用函數(shù)發(fā)生器輸入頻率為1KHz,峰-峰值為20mV的正弦波，記錄程控放大器輸出端的測試值如表1所示。

　　測量程控濾波器低通、高通特性，采用40dB的程控放大器增益，濾波器輸出接負(fù)載1KΩ，測量數(shù)據(jù)如表2所示。

　　此外，設(shè)計的幅頻特性測試儀可測量程控濾波器的高通、低通特性曲線，并在液晶上打點繪制曲線。

　　橢圓濾波器測量時，輸入信號峰-峰值為5V,通帶內(nèi)峰-峰值為5.12V,在室溫較高時測得截止頻率為52.03KHz,室溫較低時測得截止頻率為49.2KHz.由此可見，該設(shè)計受溫度影響較大，初步分析為電容的溫度系數(shù)太大造成的。

　　5.結(jié)論

　　本文提出了基于FPGA和Quartus II的程控濾波器測量系統(tǒng)的設(shè)計方案。該方案以Altera公司的FPGA和Nois II為，采用運算放大器和模擬開關(guān)作為前級小信號放大器，以電流型DAC TLC7528等效為可變電阻，通過模擬電路構(gòu)建傳遞函數(shù)實現(xiàn)可編程濾波，并通過FPGA查找表的方法數(shù)字合成正弦波通過DAC輸出。然后，通過合成信號對程控濾波器進行掃頻測試，并在實際焊接電路中實現(xiàn)，測試該可編程濾波器，前級的小信號增益可達1000倍，10dB步進。整個系統(tǒng)的構(gòu)建可用于工程中信號的放大，濾波和檢波處理，而實現(xiàn)了智能化的控制。（作者：熊炫）