摘要：文中設計并實現(xiàn)了一個窄脈沖小信號運放電路。在文章的開始首先介紹了運放的使用背景以及這次設計的目的，然后介紹了設計思路和具體的電路實現(xiàn)，對該運放進行測試。測試表明該運放能夠對上升沿為50ns的窄脈沖小信號進行放大。

　　運算放大器是具有很高放大倍數(shù)的電路單元。在實際電路中，通常結合反饋網(wǎng)絡共同組成某種功能模塊。由于早期應用于模擬計算機中，用以實現(xiàn)數(shù)學運算，故得名"運算放大器".運放是一個從功能的角度命名的電路單元，可以由分立的器件實現(xiàn)，也可以實現(xiàn)在半導體芯片當中。隨著半導體技術的發(fā)展，大部分的運放是以單芯片的形式存在。運放的種類繁多，廣泛應用于電子行業(yè)中。

　　文中介紹的就是一種以三個芯片級聯(lián)而成的差分運算放大器，該運放能實現(xiàn)窄脈沖小信號放大，脈沖的上升沿可以達到50ns.

　　1 設計目的

　　根據(jù)項目需要，本次設計的差分運算放大器是用于放大檢波器輸出的信號的，由于接收機接受的信號是小信號脈沖調制，因此設計的運放必要能夠放大小信號窄脈沖。因為在小信號情況下，檢波器輸出為毫伏級別，而指標要求輸出在-2~+2V之間，所以設計的差分放大電路放大倍數(shù)約100倍。

　　2 設計思路

　　由于此次設計的運放是為了放大脈沖信號的，所以必須要考慮脈沖信號上升沿的問題，如果上升沿時間太大會導致脈沖信號的失真，因此設計的初就是要限定脈沖信號上升沿時間T<50ns.由于脈沖信號的帶寬和上升沿存在如下關系：F×T=3.5（F表示帶寬），可知上升沿時間越小，帶寬就越大，當上升沿時間T=50ns時。帶寬就要達到70MHz.因為運放的帶寬和增益成反比，如果只使用運放，在達到要求帶寬的同時增益就達不到要求的100,因此本次設計的運放采用兩級放大結構，每級放大10倍。

　　3 相關電路

　　從以上分析可知本次運放電路采用兩級結構。級首先對基帶信號進行差分放大，芯片選擇AD公司的ADA4817-1和ADA4817-2,級放大電路如圖1所示。

　　級放大所用的芯片ADA4817-1（單通道）和ADA4817-2 （雙通道）FastFET放大器是單位增益穩(wěn)定、超高速電壓反饋型放大器，具有FET輸入。這些放大器采用ADI公司專有的超高速互補雙極型（XFCB）工藝，這一工藝可使放大器實現(xiàn)高速和超低的噪聲（4nV/√Hz;2.5 fA/√Hz）以及極高的輸入阻抗。

　　將級輸出的信號進行二次放大，第二級放大選擇AD公司的AD8009芯片。圖2所示是第二級放大電路。

　　第二級放大所用的芯片AD8009是一款超高速電流反饋型放大器，壓擺率達到驚人的5 500 V/μs,上升時間僅為545ps,因而非常適合用作脈沖放大器。

　　此外為了防止自激，在兩級放大的中間連接了一個10Ω電阻。圖3是差分運放的整體原理圖。

　　4 測試

　　圖4是示波器上顯示的是差分輸入端得兩個信號，從圖上可以看出，兩個信號的差是2.32mV。

　　圖5是運放的輸出信號，從圖中可以看出輸出信號為220mV,相比輸入信號的2.32mV,實現(xiàn)了接近100倍的放大。而且可以從圖中看出，上升沿為50ns,也是滿足設計目標的。

　　圖6是運放的實物圖，實物圖中包含了兩組運放還有12V轉成+5V和-5V的電源轉換模塊。

　　5 結束語

　　綜上所述，說明該運放幾乎無失真的將檢波器輸出的毫伏級窄脈沖小信號放大了接近100倍。這證明本次設計的差分運放是能夠滿足要求的并且性能良好。