基于FPGA的AVS的環(huán)路濾波器的實現(xiàn)
出處:cby981541 發(fā)布于:2011-09-08 15:41:44
精彩無限,盡在維庫技術(shù)資料m.58mhw.cn/data
摘要:AVS 視頻標(biāo)準(zhǔn)中,自適應(yīng)環(huán)路器在實現(xiàn)時存在許多條件運算(如濾波強度的計算、邊界閾值和跳轉(zhuǎn)等的計算)及其對于數(shù)據(jù)的訪問比較繁瑣,使得濾波器的算法復(fù)雜度很高。并且塊效應(yīng)可能會出現(xiàn)在每個8x8 塊的邊界上。而該濾波器以8x8 塊為單位進行濾波,減少對存儲器的訪問,加快了處理速度,大大節(jié)省了算法的硬件實現(xiàn)面積。并且適當(dāng)增加片上存儲空間來緩解外存的壓力來提高濾波模塊的效率,采用VHDL 語言進行設(shè)計、仿真,通過FPGA驗證。綜合仿真結(jié)果表明,該設(shè)計占用資源較少。頻率可達(dá)170MHz,可實時解碼D1 分辨率序列的AVS 碼流。
0 引言
我國數(shù)字音頻編解碼技術(shù)標(biāo)準(zhǔn)AVS 第二部分主要是針對高清晰度數(shù)字電視廣播和高密度存儲媒體應(yīng)用,采用了與H.264 類似的技術(shù)框架,包括變換、量化、熵編碼、幀內(nèi)預(yù)測、幀間預(yù)測、環(huán)路濾波等技術(shù)模塊,與H.264 性能相同,當(dāng)技術(shù)簡潔,實現(xiàn)復(fù)雜度低。但在低碼率的情況下,由于不同圖像塊做了不同的量化處理,有時是量化步長不同,有時是舍入的高頻分量不一樣,這樣就造成圖像塊之間的相關(guān)性被破壞,在塊的邊界處就出現(xiàn)不連續(xù)或整塊的塊斑現(xiàn)象,稱為塊效應(yīng)。
為了減小塊效應(yīng),AVS 引入了環(huán)路濾波器。根據(jù)AVS 視頻標(biāo)準(zhǔn)可知,環(huán)路濾波的復(fù)雜度很高,包含了很多的條件跳轉(zhuǎn)運算和數(shù)學(xué)運算,對存儲數(shù)據(jù)有大量且頻繁的讀寫操作,完成一個16×16 的宏塊濾波,對同一個子塊需要讀寫四次。并且運動補償、幀間插值等運算已經(jīng)占用很大部分的帶寬資源。對整個系統(tǒng)而言,由于總線本身的利用效率的因素,在一定的時鐘頻率下,系統(tǒng)實際可用的帶寬是很有限的。
本文正是基于降低環(huán)路濾波的計算復(fù)雜度,減少與片外存儲器的數(shù)據(jù)交換,提高濾波速率,實現(xiàn)實時解碼的應(yīng)用需求,對AVS 解碼標(biāo)準(zhǔn)進行了研究。依據(jù)AVS 環(huán)路濾波算法的特點提出以8x8 塊為單位進行濾波,適當(dāng)增加片上存儲空間的方式來提高濾波模塊的效率,以實現(xiàn)實時解碼。
1 環(huán)路濾波算法
AVS 環(huán)路濾波器放在幀間預(yù)測和運動補償之前,用濾波后的幀做后續(xù)幀的參考幀。參考幀性能的提高能提高預(yù)測效果,從而提高編碼效率。環(huán)路濾波去除了虛假的塊邊界,使得重構(gòu)圖像的主觀質(zhì)量有了明顯地提高。
AVS 視頻標(biāo)準(zhǔn)中, 變換采用了8×8 的整數(shù)DCT 變換, 運動估計的塊尺寸也是8×8,因此塊效應(yīng)可能會出現(xiàn)在每個8×8 塊的邊界上。標(biāo)準(zhǔn)中規(guī)定,除圖像邊界及條帶的邊界之外宏塊的所有邊界都應(yīng)進行濾波。這里的宏塊邊界定義為宏塊內(nèi)部各個8×8 塊的邊界以及當(dāng)前宏塊與與相鄰宏塊的上邊界和左邊界。
環(huán)路濾波以宏塊為單位, 按照光柵掃描順序依次處理。每個宏塊對亮度和色度分別進行環(huán)路濾波, 首先從左到右對垂直邊界濾波, 然后從上到下對水平邊界濾波。當(dāng)前宏塊的上邊或者左邊像素值可能在以前的環(huán)路濾波過程中被修改,當(dāng)前宏塊的濾波處理的輸入為這些可能被修改的像素值,并且當(dāng)前宏塊的環(huán)路濾波還可能進一步修改這些像素值。
1.1 濾波算法流程
AVS 標(biāo)準(zhǔn)的去塊濾波操作大致可以分為兩個步驟:首先,進行邊界濾波強度(Bs)的判別;然后根據(jù)不同的Bs 取值來進行相應(yīng)的強濾波(Strong Filter)、標(biāo)準(zhǔn)濾波(Normal Filter)或者不濾波(Skip)的操作。濾波算法流程如圖1 所示。
維庫PDF:基于FPGA的AVS的環(huán)路濾波器的實現(xiàn) .rar
參考文獻:
[1]. D1 datasheet http://m.58mhw.cn/datasheet/D1+_2060593.html.
上一篇:全新Icicle 工具套件上市
下一篇:3D IC的EDA工具之路
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫電子市場網(wǎng)”的所有作品,版權(quán)均屬于維庫電子市場網(wǎng),轉(zhuǎn)載請必須注明維庫電子市場網(wǎng),http://m.58mhw.cn,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點或證實其內(nèi)容的真實性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個人從本網(wǎng)轉(zhuǎn)載時,必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題,請在作品發(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- EDA技術(shù)工具鏈與全流程設(shè)計運維指南2026/1/5 10:28:51
- PLC程序現(xiàn)場疑難問題排查與深度優(yōu)化指南2025/12/24 14:36:36
- PLC程序現(xiàn)場調(diào)試與優(yōu)化實操指南2025/12/24 14:29:57
- 工業(yè)PLC模擬量信號采集:調(diào)理技術(shù)與抗干擾工程方案2025/12/15 14:39:08
- PLC設(shè)備如何選型2025/9/5 17:15:14









