1  上拉電阻

　?。?）當TTL電路驅動COMS電路時，如果TTL電路輸出的高電平低于COMS電路的高電平（一般為3.5V），這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。

　?。?）OC門電路必須加上拉電阻，才能使用。

　　（3）為加大輸出引腳的驅動能力，有的單片機管腳上也常使用上拉電阻。

　?。?）在COMS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產生降低輸入阻抗，提供泄荷通路。

　?。?）芯片的管腳加上拉電阻來提高輸出電平，從而提高芯片輸入信號的噪聲容限增強抗干擾能力。

　?。?）提高總線的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。

　?。?）長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。

　　2  上拉電阻阻值的選擇原則包括

　?。?）從節(jié)約功耗及芯片的灌電流能力考慮應當足夠大；電阻大，電流小。

　?。?）從確保足夠的驅動電流考慮應當足夠小；電阻小，電流大。

　?。?）對于高速電路，過大的上拉電阻可能邊沿變平緩。綜合考慮

　　以上三點，通常在1k到10k之間選取。對下拉電阻也有類似道理

　　3  對上拉電阻和下拉電阻的選擇應結合開關管特性和下級電路的輸入特性進行設定，主要需要考慮以下幾個因素：

　?。?）驅動能力與功耗的平衡。以上拉電阻為例，一般地說，上拉電阻越小，驅動能力越強，但功耗越大，設計是應注意兩者之間的均衡。

　?。?）下級電路的驅動需求。同樣以上拉電阻為例，當輸出高電平時，開關管斷開，上拉電阻應適當選擇以能夠向下級電路提供足夠的電流。

　?。?）高低電平的設定。不同電路的高低電平的門檻電平會有不同，電阻應適當設定以確保能輸出正確的電平。以上拉電阻為例，當輸出低電平時，開關管導通，上拉電阻和開關管導通電阻分壓值應確保在零電平門檻之下。

　?。?）頻率特性。以上拉電阻為例，上拉電阻和開關管漏源級之間的電容和下級電路之間的輸入電容會形成RC延遲，電阻越大，延遲越大。上拉電阻的設定應考慮電路在這方面的需求。