GPS 是英文Global Positioning System（定位系統(tǒng)）的簡稱，而其中文簡稱為"球位系".GPS是20世紀(jì)70年代由美國陸?？杖娐?lián)合研制的新一代空間衛(wèi)星導(dǎo)航定位系統(tǒng) .其主要目的是為陸、海、空三大領(lǐng)域提供實時、 全天候和性的導(dǎo)航服務(wù)，并用于情報收集、核爆監(jiān)測和應(yīng)急通訊等一些軍事目的經(jīng)過20余年的研究實驗，耗資300億美元，到1994年3月，覆蓋率高達(dá)98%的24顆GPS衛(wèi)星星座己布設(shè)完成。GPS應(yīng)用于所有幾何產(chǎn)品，既包括汽車、機(jī)床、家用電器等傳統(tǒng)機(jī)電產(chǎn)品，也包括計算機(jī)、通訊、航天等高新技術(shù)產(chǎn)品。隨著CAD/CAM/CAQ的發(fā)展和新的測量原理、技術(shù)、儀器以及先進(jìn)制造技術(shù)的應(yīng)用，一套基于計量數(shù)學(xué)的新一代GPS標(biāo)準(zhǔn)體系正在國際上形成。GPS是目前世界上成熟的衛(wèi)星導(dǎo)航系統(tǒng)，BD-2是我國自主研發(fā)的新一代衛(wèi)星導(dǎo)航系統(tǒng)。目前，對G-PS/BD-2兼容接收機(jī)的研究還處于起步階段。針對GPS和BD-2開展研究，對于我國國家經(jīng)濟(jì)安全和國防安全意義重大。

　　GPS接收機(jī)對收到的衛(wèi)星信號，進(jìn)行解碼或采用其它技術(shù)，將調(diào)制在載波上的信息去掉后，就可以恢復(fù)載波。嚴(yán)格而言，載波相位應(yīng)被稱為載波拍頻相位，它是收到的受多普勒頻 移影響的衛(wèi)星信號載波相位與接收機(jī)本機(jī)振蕩產(chǎn)生信號相位之差。一般在接收機(jī)鐘確定的歷元時刻量測，保持對衛(wèi)星信號的跟蹤，就可記錄下相位的變化值，但開始觀測時的接收機(jī)和衛(wèi)星振蕩器的相位初值是不知道的，起始?xì)v元的相位整數(shù)也是不知道的，即整周模糊度，只能在數(shù)據(jù)處理中作為參數(shù)解算隨著DDC通道數(shù)增加硬件資源開銷增大，增加了硬件設(shè)計的困難。這里采用專用數(shù)字下變頻器件ISL5416,結(jié)合實際工程需求完成了16陣元GPS/BD-2接收機(jī)的DDC設(shè)計。

　　1 系統(tǒng)整體結(jié)構(gòu)設(shè)計

　　1.1 整體結(jié)構(gòu)

　　該系統(tǒng)設(shè)計有16個天線陣元。接收的信號有GPS的L1波段，信號頻帶為（1575.42±1.023）MHz,BD-2的B1波段，信號頻帶為（1561.098± 2.046）MHz.

　　接收機(jī)總體框圖如圖1所示。16個天線分別對應(yīng)16個射頻通道，射頻通道只是信號通路，信號經(jīng)過射頻通道沒有發(fā)生性質(zhì)變化，只是信號頻譜從射頻搬移到中頻。接收機(jī)對北斗和GPS信號的接收共用一個射頻通道，并且這一射頻通道在結(jié)構(gòu)上也更加簡化。ADC輸出的數(shù)字信號仍然屬于多載波的中頻信號，需通過2個DDC通道作下變頻處理從而分別得到GPS和BD-2信號的數(shù)字基帶信號。因此，終實現(xiàn)16個陣元的信號接收需要32個DDC通道，ISL5416是4通道DDC,8片ISL5416組合的結(jié)構(gòu)能夠?qū)崿F(xiàn)系統(tǒng)要求。

　　1.2 工作原理

　　軟件無線電中，信號的解調(diào)是在基帶上完成的，因此基于低通或帶通采樣得到的數(shù)字中頻信號都需要通過數(shù)字正交變頻技術(shù)轉(zhuǎn)換為數(shù)字基帶信號。數(shù)字下變頻器是將實數(shù)的數(shù)字中頻信號轉(zhuǎn)換為復(fù)數(shù)的數(shù)字基帶信號，其正交性由數(shù)控振蕩器（NCO）輸出的正交本振來保證。經(jīng)下變頻的數(shù)字基帶信號一般都有比較嚴(yán)重的過采樣狀態(tài)，因此在下變頻中要進(jìn)行抽取處理，降低數(shù)據(jù)率，減輕后續(xù)處理的負(fù)擔(dān)。數(shù)字下變頻框圖如圖2所示。

　　2 設(shè)計實現(xiàn)

　　2.1 器件選型

　　目前數(shù)字下變頻器主流實現(xiàn)方案有2種：FPGA方案和ASIC芯片方案。

　　1）FPGA擅長并行運算和流水線處理，能夠滿足DDC對高速處理需求，另外，由于FPGA設(shè)計的靈活性，使DDC模塊能根據(jù)具體系統(tǒng)的需求量身定制，實現(xiàn)資源和性能的優(yōu)化，特別適合一些需要高帶寬或特殊采樣率的場合。其缺點是參數(shù)調(diào)整的靈活性差難以實現(xiàn)可變帶寬，程序的效率和可靠性難以保證，開發(fā)調(diào)試難度大，另外占用FPGA資源較多。

　　FPGA（Field-Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。系統(tǒng)設(shè)計師可以根據(jù)需要通過可編輯的連接把FPGA內(nèi)部的邏輯塊連接起來，就好像一個電路試驗板被放在了一個芯片里。一個出廠后的成品FPGA的邏輯塊和連接可以按照設(shè)計者而改變，所以FPGA可以完成所需要的邏輯功能。

　　2）由于DDC在無線電系統(tǒng)中應(yīng)用廣泛，DDC專用芯片（ASIC）的性能經(jīng)過嚴(yán)格驗證，其可靠性和穩(wěn)定性相對FPGA程序要高很多，用戶可靈活配置其內(nèi)部參數(shù)以實現(xiàn)不同指標(biāo)。但ASIC的結(jié)構(gòu)固定，處理性能有一定局限。目前常見的DDC專用芯片有Intersil公司的單通道DDC HSP5001 6,HSP50214.4通道的DDC HSP50216,ISL5416;ADI公司的集成ADC和4/6個DDC通道的AD6654.

　　直接數(shù)字控制系統(tǒng)（Direct Digital Control簡稱DDC），計算機(jī)通過模擬量輸入通道（AI）和開關(guān)量輸入通道（DI）采集實時數(shù)據(jù)，然后按照一定的規(guī)律進(jìn)行計算，發(fā)出控制信號，并通過模擬量輸出通道（AO）和開關(guān)量輸出通道（DO）直接控制生產(chǎn)過程。因此DDC系統(tǒng)是一個閉環(huán)控制系統(tǒng)，是計算機(jī)在工業(yè)生產(chǎn)過程中普遍的一種應(yīng)用方式。由于DDC系統(tǒng)中的計算機(jī)直接承擔(dān)控制任務(wù)，所以要求實時性好、可靠性高和適應(yīng)性強(qiáng)。為了充分發(fā)揮計算機(jī)的利用率，一臺計算機(jī)通常要控制幾個甚至幾十個回路，那就要合理的設(shè)計應(yīng)用軟件，使之不失時機(jī)的完成所有功能。

　　綜合考慮該系統(tǒng)設(shè)計要求DDC通道數(shù)較多，并要求將寬帶數(shù)字中頻信號中不同載頻和帶寬的信號分離到中頻，因此這里采用ISL5416型DDC.ISL5416是4通道大動態(tài)范圍寬帶可編程DDC,每個通道有獨立的NCO、混頻器、數(shù)字濾波器、AGC和重采樣濾波器，每個通道都可以獨立編程并且實時更新，能夠通過將各個通道級聯(lián)或者多相濾波以增加處理帶寬，其功能框圖如圖3所示。

　　2.2 DDC電路及參數(shù)設(shè)計

　　本設(shè)計系統(tǒng)，信號經(jīng)射頻通道下變頻到中頻后，信號頻帶分別為GPS:（67.42±1.023）MHz,BD-2:（53.098±2.046）MHz.ADC采樣率為80 MHz,對信號進(jìn)行帶通采樣，根據(jù)帶通采樣原理可設(shè)DDC的NCO頻率分別為12.58和26902 MHz.信號帶寬為4 MHz,所以可將下變頻信號進(jìn)行16倍抽取，得到I、Q基帶信號以5 MHz的數(shù)據(jù)率輸出，DDC芯片ISL5416系統(tǒng)時鐘也設(shè)計為80 MHz,ISL5416有4個獨立的下變頻通道，分別取2個作為GPS和BD-2下變頻通道。ISL5416有4組信號輸入接口，但內(nèi)部交叉開關(guān)可以靈活配置輸入連接，所以為了方便硬件電路設(shè)計，只選用兩組接口分別接到2個ADC芯片的輸出，再通過芯片交叉開關(guān)配置將信號連接分配到4個DDC通道輸入信號接口。同時，ISL5416輸入接口為17位，為了連接14位ADC芯片AD6645的輸出，在硬件設(shè)計上，將ISL5416輸入口的低3位接地，高14位接ADC輸入。ISL5416關(guān)鍵部分電路原理圖如圖4所示。

　　參考ISL5416設(shè)計手冊根據(jù)系統(tǒng)指標(biāo)，并結(jié)合系統(tǒng)設(shè)計要求，完成ISL5416各模塊的配置和設(shè)計如下：

　　2.2.1 輸入和輸出接口

　　ISL5416輸入時鐘：80MHz,時鐘輸入引腳CLKC;輸入數(shù)據(jù)格式為16位二進(jìn)制補(bǔ)碼，定點；輸入模式為門控（GATED）；NCO中心頻率為GP-S:12.58 MHz,BD-2:26.902 MHz;ISL5416的輸出接口為4組16位并行輸出接口，4個下變頻通道要同時輸出4組I、Q數(shù)據(jù)則需要8個16位輸出接口。因此采用分時復(fù)用輸出的方式，即在第1個時鐘輸出GPS基帶數(shù)據(jù)，在第2個時鐘輸出BD-2基帶數(shù)據(jù)。接口數(shù)據(jù)率為10 MHz.

　　2.2.2 CIC濾波

　　CIC濾波器通帶寬度很窄，而且級數(shù)越高相對帶寬越窄。在相同相對帶寬下，級數(shù)越高混疊衰減越大。綜合考慮，在混疊衰減-100 dB的條件下，CIC配置如下：

　　1）GPS CIC級數(shù)為5,抽取因子4,輸入數(shù)據(jù)率80 MHz.通帶1.023 MHz,計算CIC濾波器的帶寬比例因子b為：

　　參見ISL5416數(shù)據(jù)手冊表可知CIC濾波器通帶衰減-0.257 dB,混疊衰減-119.749 dB.

　　2）BD一2,CIC級數(shù)為5,抽取因子4,輸入數(shù)據(jù)率80MHz,通帶2.046 MHz,參照式（1）計算CIC濾波器帶寬比例因子b為0.102 3,參見ISL5416數(shù)據(jù)手冊上的表可得帶寬比例因子為0.10時，通帶衰減-0.717 dB,混疊衰減-96.135 dB.

　　2.2.3 FIR1濾波器

　　FIR是有限沖激響應(yīng)（Finite Impulse Response）的簡稱。由線性系統(tǒng)理論可知，在某種適度條件下，輸入到線性系統(tǒng)的一個沖擊完全可以表征系統(tǒng)。當(dāng)我們處理有限的離散數(shù)據(jù)時，線形系統(tǒng)的響應(yīng)（包括對沖擊的響應(yīng)）也是有限的。若線性系統(tǒng)僅是一個空間濾波器，則通過簡單地觀察它對沖擊的響應(yīng)，我們就可以完全確定該濾波器。通過這種方式確定的濾波器稱為有限沖擊響應(yīng)（FIR）濾波器。FIR濾波器是在數(shù)字信號處理（DSP）中經(jīng)常使用的兩種基本的濾波器之一，另一個為IIR濾波器。IIR濾波器是無限沖激響應(yīng)濾波器

　　FIR1有32抽頭，有20位可編程系數(shù)，20位輸入數(shù)據(jù)，24位輸出，每個時鐘計算4抽頭，如需使用全部32抽頭則每次計算共需8個時鐘。  FIR1的抽取數(shù)可以編程為1~8.

　　由于前級CIC濾波器抽取因子為4,FIR1每次計算只有4個時鐘周期，因此可以選擇將FIR1配置為16抽頭的FIR濾波器，抽取因子為2,輸出數(shù)據(jù)率為10 MHz.GPS和BD-2濾波器設(shè)計分別如下：

　　1）GPs輸入數(shù)據(jù)率20 MHz,通帶1.023MHz,截止頻率為6MHz,阻帶衰減80 dB,通帶波紋0.1dB,抽取因子為2,輸出數(shù)據(jù)率降為10MHz.

　　2）BD-2輸入數(shù)據(jù)率20 MHz,通帶2.046MHz,截止頻率為7MHz,阻帶衰減80dB,通帶波紋O.1dB,抽取因子為2,輸出數(shù)據(jù)率降為10MHz.

　　2.2.4 FIR2濾波器

　　FIR2有64抽頭，有20位可編程系數(shù)，20位輸入數(shù)據(jù)，24位輸出，每個時鐘計算8抽頭，如需使用全部64抽頭則每次計算共需8個時鐘。F-IR2的抽取數(shù)可以編程為1~8.由于CIC與FIR1總的抽取因子為8,因此可以使用全部64抽頭。GPS和BD-2濾波器設(shè)計分別如下：

　　1）GPS輸入數(shù)據(jù)率10MHz,通帶1.023MHz,截止頻率為1.6MHz,阻帶衰減80dB,通帶波紋0.1dB,抽取因子為2,輸出數(shù)據(jù)率降為5MHz.

　　2）BD-2輸入數(shù)據(jù)率10MHz,通帶2.046MHz,截止頻率為2.5MHz,阻帶衰減80dB,通帶波紋0.1dB,抽取因子為2,輸出數(shù)據(jù)率降為5MHz.

　　DDC下變頻通道，經(jīng)CIC、FIR1和FIR2級聯(lián)抽取濾波，3個濾波器級聯(lián)的總體頻率響應(yīng)如圖5和6所示，從圖中可以看出帶外抑制在90 dBFS以下能夠滿足實際要求。

　　3 性能測試

　　本系統(tǒng)采用AD6645高速ADC采集數(shù)據(jù)，并將數(shù)據(jù)輸入ISL5416.通過XILINX公司的XC5VLX110,百萬門級的FPGA接收DDC下變頻后數(shù)據(jù)。調(diào)試時，通過FPGA調(diào)試工具軟件ChipScope抓取FPGA內(nèi)ADC數(shù)據(jù)及ISL5416輸出的I、Q兩路數(shù)據(jù)。FPGA內(nèi)的DDC輸出I、Q數(shù)據(jù)如圖7所示。由圖可見，ISL5416正確地輸出了正交的I、Q兩路信號。

　　采用安捷倫信號發(fā)生器33250A產(chǎn)生67.52 MHz單頻正弦信號，在ADC采樣率為80 MHz時，采樣得到信號頻譜如圖8所示。信號經(jīng)ISL5416下變頻之后得到I、Q兩路數(shù)據(jù)，I、Q兩路數(shù)據(jù)合成的復(fù)信號頻譜如圖9所示。

　　從以上兩圖可以看出，67.52 MHz單頻正弦經(jīng)80 MHz采樣，ISL5416按上文所述的配置工作，頻譜搬移67.42 MHz,輸出正交的I、Q兩路信號，I、Q兩路信號的頻率為100 kHz,實現(xiàn)了頻譜的搬移，阻帶抑制符合要求，ISL5416正常工作，實現(xiàn)數(shù)字下變頻。

　　4 結(jié) 論

　　本文根據(jù)工程項目需求，結(jié)合4通道專用DDC芯片可靈活配置的特性，合理設(shè)計，將接收機(jī)中ADC采樣后的多載波中頻信號，通過DDC通道下變頻得到GPS和BD-2的I、Q數(shù)字基帶數(shù)據(jù)，以便后續(xù)的陣列信號處理及抗干擾算法研究。終，使用8片DDC芯片ISL5416,實現(xiàn)了16陣元GP-S/BD-2接收機(jī)的DDC設(shè)計。由于此類接收機(jī)陣元數(shù)多，各通道結(jié)構(gòu)一致，采用專用DDC芯片節(jié)約成本，也避免了采用FPGA設(shè)計DDC時的重復(fù)設(shè)計。為軟件無線電在16陣元GPS/BD-2接收機(jī)的實現(xiàn)提供了解決方案，并具有較強(qiáng)的商用價值。