摘要：提出了利用雙口RAM實現(xiàn)高時間分辨率光譜測量系統(tǒng)中DSP與ICCD并行接口的設計方案。以確保使雙方的高速通信。介紹了雙口RAM器件IDT7007的原理與使用規(guī)劃，并針對方案，給出了接口電路和軟件流程。針對二者交換數(shù)據(jù)的仲裁方式，提出了解決沖突爭端的方法。整體系統(tǒng)通過調(diào)試，證明文中采取的中斷，忙邏輯，軟件協(xié)調(diào)三種模式，有效解決了兩個系統(tǒng)之間的通信爭端。信息處理系統(tǒng)與ICCD可良好協(xié)調(diào)工作，系統(tǒng)運行穩(wěn)定，構(gòu)成合理，保證了整體系統(tǒng)的實時性。

　　0 引言

　　增強型電荷耦合器件（Intensified Charge Coupled Device，簡稱ICCD）作為一種數(shù)據(jù)采集部件，因其采集光譜數(shù)據(jù)量大，快門時間達ns級，采集速率高的特點，在高時間分辨率光譜系統(tǒng)中應用較廣。這樣組成的雙口RAM系統(tǒng)可以全速運行，而且無須任何額外的附加邏輯。在高分辨率光譜測量分析系統(tǒng)中，為了與ICCD子系統(tǒng)實時通信，及時處理IC-CD子系統(tǒng)采集到的信息，作為實時信息處理器件的DSP子系統(tǒng)必須與ICCD子系統(tǒng)采取一種高速的并行接口方案。因此在實際的雙機通信系統(tǒng)中，一般通過雙口RAM實現(xiàn)并口通信。雙口RAM具有以下優(yōu)越的性能特點：

　?、?、兩套完全獨立的數(shù)據(jù)線、地址線、讀／寫控制線，允許兩個CPU對雙端口存儲器的同一單元進行同時存取；

　?、妗⒂袃商淄耆毩⒌闹袛噙壿媮韺崿F(xiàn)兩個CPU之間的握手控制信號；

　?、?、具有兩套獨立的“忙”邏輯，保證兩個CPU同時對同一單元進行讀／寫操作的正確性；

　　㈣、兼容性強，讀／寫時序與普通單端口存儲器完全一樣，存取速度幾乎可以滿足各種CPU的要求。

　　因此。我們采用了雙口RAM來實現(xiàn)DSP子系統(tǒng)與ICCD子系統(tǒng)之間的高速通信。

　　1 雙口RAM器件IDT7007介紹

　　1.1 器件簡介

　　IDT7007是美國IDT公司采用高性能的CMOS工藝生產(chǎn)的高速32 k×8 bit雙端口靜態(tài)RAM，典型功耗850 mW；存取時間：15 ns；工作環(huán)境：-45℃～+85℃；工作電壓：5 V±10％。它可以作為8位雙口RAM單獨使用，也可以進行位擴展，將數(shù)據(jù)線擴展到16 Bit，甚至更寬。CY7C006A是Cypress公司生產(chǎn)的16 kb×8高速雙口靜態(tài)RAM，存取速度小于20 ns。該器件具有真正的雙端口，可以同時進行數(shù)據(jù)存取，兩個端口具有獨立的控制信號線、地址線和數(shù)據(jù)線，另外通過主／從選擇可以方便地擴存儲容量和數(shù)據(jù)寬度。通過器件的信號量標志器，左、右兩端口可以實現(xiàn)器件資源共享。

　　雙口RAM是在1個SRAM存儲器上具有兩套完全獨立的數(shù)據(jù)線、地址線和讀寫控制線，并允許兩個獨立的系統(tǒng)同時對其進行隨機性訪問的存儲器，即共享式多端口存儲器。雙口RAM的特點是存儲數(shù)據(jù)共享。1個存儲器配備兩套獨立的地址、數(shù)據(jù)和控制線，允許兩個獨立的CPU或控制器同時異步地訪問存儲單元。因為數(shù)據(jù)共享。則必須具有訪問仲裁控制。內(nèi)部仲裁邏輯控制提供以下功能：對同一地址單元訪問的時序控制；存儲單元數(shù)據(jù)塊的訪問權(quán)限分配：信令交換邏輯（例如中斷信號）等。雙口RAM可用于提高RAM的吞吐率，適用于實時數(shù)據(jù)緩存。

　　雙口RAM器件IDT7007固體成像、信號處理和大容量存儲器是 CCD的三大主要用途。各種線陣、面陣像感器已成功地用于天文、遙感、傳真、卡片閱讀、光測試和電視攝像等領(lǐng)域，微光CCD和紅外CCD在航遙空感、熱成像等軍事應用中顯示出很大的作用。在N型或 P型硅襯底上生長一層二氧化硅薄層，再在二氧化硅層上淀積并光刻腐蝕出金屬電極，這些規(guī)則排列的金屬-氧化物-半導體電容器陣列和適當?shù)妮斎?、輸出電路就?gòu)成基本的 CCD移位寄存器。對金屬柵電極施加時鐘脈沖，在對應柵電極下的半導體內(nèi)就形成可儲存少數(shù)載流子的勢阱。

　　1.2 器件使用

　　單片使用、不進行位擴展時，IDT7007的真值表如表1：

　　X：無關(guān)；H：邏輯高；L：邏輯低。

　　2 接口電路設計

　　系統(tǒng)中，ICCD子系統(tǒng)負責數(shù)據(jù)采集，DSP子系統(tǒng)負責信息處理。ICCD采集光譜數(shù)據(jù)，將數(shù)據(jù)寫入到雙口RAM的指定存儲單元。DSP再將雙口RAM中的數(shù)據(jù)轉(zhuǎn)移入內(nèi)存儲器，進行分析處理，以及其他運算。體溝道CCD的電荷轉(zhuǎn)移機理和表面溝道CCD略有不同。體溝道CCD又稱為埋溝CCD。所謂體溝道即用來存儲和轉(zhuǎn)移信號電荷的溝道是在離開半導體表面有一定距離的體內(nèi)形成。體溝道 CCD的時鐘頻率可高達幾百兆赫，而通常的表面溝道CCD只幾兆赫。

　　雙口RAM與DSP芯片之間，我們采取8位數(shù)據(jù)線的接口寬度，地址線12位，可尋址空間應為32 k×8 bit。

　　ICCD通過一條數(shù)據(jù)線與信息處理系統(tǒng)上的擴展接插板相連。二者間接口信號定義如表2：

　　二者之間的電路框圖如圖1。

　　如圖1所示，雙口RAM的左端與DSP相連，作為DSP系統(tǒng)的擴展存儲器，共同構(gòu)成了信息處理系統(tǒng)。雙口RAM的右端，與ICCD子系統(tǒng)相連，也可以認為是ICCD子系統(tǒng)的一個外存儲器。為了保護ICCD子系統(tǒng)的處理器，我們在雙口RAM和ICCD之間加了總線收發(fā)器SN74LVCC3245，對信號進行隔離與調(diào)理電平。

　　3 信息處理系統(tǒng)與ICCD交換數(shù)據(jù)的仲裁方式

　　對于整個系統(tǒng)來說，兩個子系統(tǒng)之間合適的仲裁方式是極為重要的。處理不好數(shù)據(jù)交換的仲裁。就會使兩個系統(tǒng)之間發(fā)生沖突。比如當DSP系統(tǒng)對雙口RAM的一個存儲單元進行寫操作時，ICCD系統(tǒng)也對這個單元寫入數(shù)據(jù)，就必然導致寫操作的錯誤。抑或是當ICCD系統(tǒng)對雙口RAM的某一存儲單元進行讀取時，DSP也對這個單元讀操作，就會造成讀數(shù)據(jù)的錯誤。我們采取了三種有效的仲裁方式，用于解決兩個系統(tǒng)之間的通信爭端：

　　㈠、中斷方式：雙口RAM提供了一種特殊的中斷方式，有別于其他芯片的中斷。

　　IDT7007左右兩端各提供一個中斷信號。存儲陣列中的FFEH和FFFH單元被用做通信的信令字和中斷源，左端口向FFFH寫入訪問的同時，右端口的中斷標志被設置，直到右端口進行讀取FFFH時清除，右端給左端的中斷方式與此類似。這樣就可以有效地協(xié)調(diào)通信雙方的讀寫操作。圖2為雙方接口的中斷邏輯。

　?、妗⒚壿嫞寒旊p口RAM的兩個端口同時對某一個存儲單元進行操作時，IDT7007的忙邏輯（BUSY）將會有一個硬件的指示，允許對其中的一個端口進行操作，將另一個端口置于等待狀態(tài)。如果在接到BUSY信號時，已經(jīng)進行寫操作，那么IDT7007的內(nèi)部機制可以阻止寫操作的繼續(xù)進行。

　　系統(tǒng)中，為了提高系統(tǒng)的穩(wěn)定性，保證通信數(shù)據(jù)的正確，我們對IDT7007原有的忙邏輯進行了修改。硬件方面將雙口RAM原有的兩個BUSY信號求邏輯或，這個結(jié)果再與中斷信號INT求邏輯或。這樣，只要通信雙方同時讀寫同一個存儲單元，系統(tǒng)就認為讀寫非法，同時中斷雙方的讀寫操作。這樣可以提高雙方交換數(shù)據(jù)的正確性。

　　在探索磁泡器件的電模擬過程中，產(chǎn)生了電荷耦合器件的原理設想，并在實驗中得到驗證初期的CCD存儲和轉(zhuǎn)移信號電荷的勢阱都位于硅-二氧化硅界面處，即所謂表面溝道CCD。1972年D.康首先設想了多數(shù)載流子CCD形式，在此基礎(chǔ)上人們研制出體溝道CCD和“蠕動”型CCD的新結(jié)構(gòu)，有效地改善了CCD的性能。1973年美國仙童公司制成CCD攝像傳感器，CCD遂從實驗室進入工業(yè)生產(chǎn)的實用階段。雙口RAM器件IDT7007可用光注入或電注入的方法將信號電荷輸入勢阱。然后周期性地改變時鐘脈沖的相位和幅度，勢阱深度則隨時間相應地變化，從而使注入的信號電荷在半導體內(nèi)作定向傳輸。

　　圖3即為通信雙方接口的BUSY邏輯時序：

　?、纭④浖f(xié)調(diào)：對于任何一個雙機系統(tǒng)來講，雙方的軟件設計都是避免爭端沖突的重要環(huán)節(jié)。軟件方案將在下一節(jié)詳細介紹。

　　4 軟件設計方案

　　系統(tǒng)中，ICCD（右方）主要負責發(fā)送數(shù)據(jù)，信息處理系統(tǒng)（左方）主要負責接受數(shù)據(jù)。信息處理系統(tǒng)的軟件基于TI的TMS320C6713，用C語言與線性匯編語言進行編程。通信部分的軟件主要包括了兩方面的內(nèi)容：（1）系統(tǒng)自檢，即右方向信令字單元0xFFFH寫入“5AH”，左方接到中斷后，到0xFFFH中讀取數(shù)據(jù)，如果是“5AH”，說明通信正常，反之亦然。（2）傳輸數(shù)據(jù)，右方向信令字單元FFFH寫入‘A5H’，在左方產(chǎn)生中斷后，左方讀信令字單元FFFH，如果是‘A5H’，說明在傳輸數(shù)據(jù)，讀完數(shù)據(jù)后，向信令字單元FFEH寫入‘AAH’，表示讀完。右方接到中斷后，讀信令字單元FFEH，如果是‘AAH’，表示傳數(shù)據(jù)成功。

　　圖4為基于DSP的通信程序流程：

　　5 結(jié)論

　　基于雙口RAM芯片IDT7007實現(xiàn)DSP系統(tǒng)與ICCD并行接口的設計方案，實現(xiàn)了ICCD和信息處理系統(tǒng)的高速通信，保證了整體系統(tǒng)的實時性。文中所涉及的中斷，忙邏輯，軟件協(xié)調(diào)三種模式，可有效解決兩個系統(tǒng)之間的通信爭端。整體系統(tǒng)已經(jīng)通過調(diào)試，信息處理系統(tǒng)與ICCD可良好協(xié)調(diào)工作，系統(tǒng)運行穩(wěn)定，構(gòu)成合理，對相關(guān)系統(tǒng)設計有一定的參考價值。

　　本設計采用自頂而下的設計思想。選用Xilinx公司的Spartan-6 FPGA器件，基于低功耗45 nm、9-金屬銅層、雙柵極氧化層工藝技術(shù)，提供功耗管理技術(shù)，150 000個邏輯單元，集成式PCI Express模塊，存儲器支持。250 MHz DSPslice和3.125 Gb／s低功耗收發(fā)器。通過Verilog HDL語言對雙口RAM功能的描述就能在一片F(xiàn)PGA器件內(nèi)實現(xiàn)8位16字節(jié)的雙口RAM，并進行讀寫操作控制。