英國(guó)ARM（Advanced RISC Machines）是微處理器行業(yè)的一家企業(yè)，設(shè)計(jì)了大量高性能、廉價(jià)、耗能低的RISC處理器、相關(guān)技術(shù)及軟件。技術(shù)具有性能高、成本低和能耗省的特點(diǎn)。適用于多種領(lǐng)域，比如嵌入控制、消費(fèi)/教育類(lèi)多媒體、DSP和移動(dòng)式應(yīng)用等。目前開(kāi)發(fā)了新版可動(dòng)態(tài)檢測(cè)并校正邏輯電路時(shí)序錯(cuò)誤的技術(shù)“Razor”，并已在具有ARM的ISA（Industrial Standard Architecture，工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)總線(xiàn)）的CPU（Central Processing Unit）內(nèi)核上采用。這是在2010年2月8 日開(kāi)始舉行的半導(dǎo)體相關(guān)國(guó)際會(huì)議“ISSCC 2010”上公布的（論文序號(hào)：15.6）。據(jù)稱(chēng)，功耗（主動(dòng)功耗與漏電功耗合計(jì)）削減了52％。在功耗偏差方面，不采用Razor時(shí)，批量間偏差為37mW，而采用Razor后，則可控制在10mW范圍內(nèi)。該技術(shù)由ARM與美國(guó)密西根大學(xué)（University of Michigan）共同開(kāi)發(fā)。

　　ARM為削減CPU內(nèi)核的功耗，在此之前就一直在開(kāi)發(fā)Razor技術(shù)。普遍情況下，普通的LSI（Large-scale integration ）設(shè)計(jì)為了不使工藝偏差、電源噪聲（PI）以及PLL（Phase Locked Loop）的抖動(dòng)等導(dǎo)致的邏輯電路偏差，在設(shè)計(jì)時(shí)都會(huì)保留充分的冗余（余度），但隨技術(shù)的微細(xì)化導(dǎo)致的工藝誤差的增大，這種冗余反而浪費(fèi)了很大的功耗。通過(guò)在邏輯電路中嵌入錯(cuò)誤檢測(cè)功能，可在即將發(fā)生錯(cuò)誤之前，動(dòng)態(tài)降低電源電壓，以此能降低功耗。

　　錯(cuò)誤檢測(cè)通過(guò)對(duì)觸發(fā)器（FF）添加名為“transition-detector（TD）”的電路進(jìn)行。此次安裝了支持ARM ISA子集的內(nèi)核，在2976個(gè)FF中，相當(dāng)于總數(shù)17％的503個(gè)FF添加了TD。該內(nèi)核可在1GHz下工作。采用聯(lián)華電子（UMC）的65nm級(jí) CMOS技術(shù)制造，并對(duì)63個(gè)樣品進(jìn)行了檢測(cè)。據(jù)悉，這次的TD與ARM于08年在ISSCC上發(fā)布的“RazorII”不同，可利用普通的時(shí)鐘（占空比為50％）。

　　錯(cuò)誤校正（恢復(fù)）通過(guò)使微處理器的管線(xiàn)延遲，并再次執(zhí)行未提交的指令而實(shí)現(xiàn)的。即Razor是電路技術(shù)及微架構(gòu)技術(shù)的混合形態(tài)。