音影先锋亚洲天堂网|电影世界尽头的爱完整版播放|国产 熟女 91|高清无码免费观看欧美日韩|韩国一区二区三区黄色录像|美女亚洲加勒比在线|亚洲综合网 开心五月|7x成人在线入口|成人网站免费日韩毛片区|国产黄片?一级?二级?三级

關(guān)于Verilog簡(jiǎn)易UART的FPGA/CPLD實(shí)現(xiàn)

出處:xuyeqing 發(fā)布于:2011-08-05 15:34:40

    測(cè)試平臺(tái):MACHXO640

  可編程語(yǔ)言:Verilog

  隨機(jī)測(cè)試:是

  波特率:9600

  誤碼率:<1%oooooo

  目標(biāo):在xo640上實(shí)現(xiàn)一個(gè)簡(jiǎn)單的Uart,能夠解析串口數(shù)據(jù),并在寄存器中存儲(chǔ),用FIFO實(shí)現(xiàn)數(shù)據(jù)的傳遞。那么后期可以通過(guò)開發(fā)板上的串口經(jīng)CPLD訪問(wèn)各種數(shù)據(jù)。比如PC=CPLD=EEPROM等等,極大方便后期的開發(fā)和調(diào)試。

  下面介紹一下重點(diǎn):

  1、Speed波特率及采樣設(shè)置

  這里的原理是:根據(jù)實(shí)際的波特率和板卡所使用的晶振頻率,在容許的誤差范圍內(nèi)(串口有一定的容錯(cuò)率)進(jìn)行分頻。這里強(qiáng)調(diào)一點(diǎn),做法可以分為以下兩類:分頻與不分頻。分頻,就是采用baudrate_clock的整數(shù)倍頻率采樣;不分頻就是直接global_clock/baudrate_clock,取整,以中間采樣點(diǎn)作為串口電平判決點(diǎn)(可以3點(diǎn)采樣)。前者的誤差范圍可能更小,但是軟件分頻受外界影響大。這里直接采用主時(shí)鐘來(lái)采樣,探究UART的FPGA/CPLD實(shí)現(xiàn)。

  通過(guò)示波器得出以下結(jié)論:

  1、串口發(fā)送起始位為“0”;

  2、串口發(fā)送接收位為“1”;

  3、數(shù)據(jù)從高→低位發(fā)送;

  2、Tx發(fā)送設(shè)計(jì)

  下面是接收濾波,同時(shí)可以判斷起始位下降沿:

  assign neg_rs232_rx = rs232_rx2 & ~rs232_rx1;

  FIFO數(shù)據(jù)寄存是接收的主要功能:接收到的直接存高位,移位向低位移動(dòng)。

  begin

  if(clk_bps) begin

  rx_data_shift <= 1'b1;

  num <= num+1'b1;

  if(num<=4'd8) rx_temp_data[7] <= rs232_rx;

  end

  else if(rx_data_shift) begin

  rx_data_shift <= 1'b0;

  if(num<=4'd8) rx_temp_data <= rx_temp_data 》 1'b1;

  else if(num==4'd10) begin

  num <= 4'd0;

  rx_data_r <= rx_temp_data;

  end

  end

  end

  3、Rx接收設(shè)計(jì)

  發(fā)送主要考慮到的是接收數(shù)據(jù)的提取和發(fā)送,特別注意的是起始位和結(jié)束位的正確賦值。以下是代碼:

  if(clk_bps)      begin

  num <= num+1'b1;

  case (num)

  4'd0:       rs232_tx_r <= 1'b0;

  4'd1:       rs232_tx_r <= tx_data[0];

  4'd2:       rs232_tx_r <= tx_data[1];

  4'd3:       rs232_tx_r <= tx_data[2];

  4'd4:       rs232_tx_r <= tx_data[3];

  4'd5:       rs232_tx_r <= tx_data[4];

  4'd6:       rs232_tx_r <= tx_data[5];

  4'd7:       rs232_tx_r <= tx_data[6];

  4'd8:       rs232_tx_r <= tx_data[7];

  4'd9:       rs232_tx_r <= 1'b1;

  default: rs232_tx_r <= 1'b1;

  endcase

  注:重要的幾個(gè)問(wèn)題需要說(shuō)明一下

  1、可以結(jié)合自己的時(shí)鐘頻率修改clk,而bps_para=clk/baud。

  2、另外通過(guò)示波器可以發(fā)現(xiàn),結(jié)束電平為1bit,那么num=12必須都改為10,這樣可以解決不能發(fā)送字符串的問(wèn)題!

  3、發(fā)送結(jié)束位必須是1,就是高電平,1bit。



  
關(guān)鍵詞:關(guān)于Verilog簡(jiǎn)易UART的FPGA/CPLD實(shí)現(xiàn)

版權(quán)與免責(zé)聲明

凡本網(wǎng)注明“出處:維庫(kù)電子市場(chǎng)網(wǎng)”的所有作品,版權(quán)均屬于維庫(kù)電子市場(chǎng)網(wǎng),轉(zhuǎn)載請(qǐng)必須注明維庫(kù)電子市場(chǎng)網(wǎng),http://m.58mhw.cn,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。

本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個(gè)人從本網(wǎng)轉(zhuǎn)載時(shí),必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。

如涉及作品內(nèi)容、版權(quán)等問(wèn)題,請(qǐng)?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。

廣告
OEM清單文件: OEM清單文件
*公司名:
*聯(lián)系人:
*手機(jī)號(hào)碼:
QQ:
有效期:

掃碼下載APP,
一鍵連接廣大的電子世界。

在線人工客服

買家服務(wù):
賣家服務(wù):
技術(shù)客服:

0571-85317607

網(wǎng)站技術(shù)支持

13606545031

客服在線時(shí)間周一至周五
9:00-17:30

關(guān)注官方微信號(hào),
第一時(shí)間獲取資訊。

建議反饋

聯(lián)系人:

聯(lián)系方式:

按住滑塊,拖拽到最右邊
>>
感謝您向阿庫(kù)提出的寶貴意見,您的參與是維庫(kù)提升服務(wù)的動(dòng)力!意見一經(jīng)采納,將有感恩紅包奉上哦!