在開(kāi)發(fā)塊基于PCI Express的SoC過(guò)程中，ClearSpeed公司為了在有限的時(shí)間和預(yù)算條件下確保PCI Express協(xié)議一致性而面臨重重困難。PCI Express是新一代的總線(xiàn)接口。早在2001年的春季，英特爾公司就提出了要用新一代的技術(shù)取代PCI總線(xiàn)和多種芯片的內(nèi)部連接，并稱(chēng)之為第三代I/O總線(xiàn)技術(shù)。隨后在2001年底，包括Intel、AMD、DELL、IBM在內(nèi)的20多家業(yè)界主導(dǎo)公司開(kāi)始起草新技術(shù)的規(guī)范，并在2002年完成，對(duì)其正式命名為PCI Express.它采用了目前業(yè)內(nèi)流行的點(diǎn)對(duì)點(diǎn)串行連接，比起PCI以及更早期的計(jì)算機(jī)總線(xiàn)的共享并行架構(gòu)，每個(gè)設(shè)備都有自己的專(zhuān)用連接，不需要向整個(gè)總線(xiàn)請(qǐng)求帶寬，而且可以把數(shù)據(jù)傳輸率提高到一個(gè)很高的頻率，達(dá)到PCI所不能提供的高帶寬。

　　ClearSpeed公司開(kāi)始意識(shí)到，理想的方法可以產(chǎn)生顯著的好處：它能化技術(shù)開(kāi)發(fā)工作量，同時(shí)化測(cè)試應(yīng)用控制。這種驗(yàn)證IP被稱(chēng)為UVC,包含了一致性管理系統(tǒng)，該系統(tǒng)將覆蓋空間劃分和映射到了PCIe規(guī)范。CMS還提供受限隨機(jī)測(cè)試（稱(chēng)為測(cè)試序列）形式的一致性測(cè)試套件，用于自動(dòng)取得針對(duì)每個(gè)PCIe規(guī)范部分的高功能性覆蓋。

　　ClearSpeed公司還在UVC基礎(chǔ)上創(chuàng)建了自己的受限隨機(jī)測(cè)試套件。相關(guān)覆蓋在每次測(cè)試組運(yùn)行之后都會(huì)進(jìn)行分析，并指導(dǎo)新的測(cè)試應(yīng)在什么地方進(jìn)行以到達(dá)未被覆蓋的場(chǎng)景。這種方法還向ClearSpeed提供了無(wú)價(jià)的項(xiàng)目管理工具，因?yàn)樗軒椭斫夂万?yàn)證狀態(tài)。ClearSpeed公司目前能夠在每個(gè)主要的規(guī)范領(lǐng)域正常地跟蹤覆蓋、缺陷統(tǒng)計(jì)和測(cè)試故障。

　　工程背景

　　ClearSpeed公司的產(chǎn)品范圍包括芯片、加速器卡、機(jī)架模塊、軟件和支持。ClearSpeed公司的芯片、加速器卡和機(jī)架模塊都可以與工業(yè)標(biāo)準(zhǔn)的x86系統(tǒng)一起使用。ClearSpeed公司的芯片采用C語(yǔ)言進(jìn)行編程，并且公司向用戶(hù)提供可與所有標(biāo)準(zhǔn)軟件開(kāi)發(fā)工具協(xié)同工作的完整IDE,如圖1所示。

　　圖1:ClearSpeed產(chǎn)品概要。

　　與以前的CXS600芯片相比，主要變化如下：

　　1. 一個(gè)芯片上有兩個(gè)處理器內(nèi)核（"MTAP"）

　　2. 芯片上有一個(gè)標(biāo)準(zhǔn)的PCIe接口（相對(duì)私有PCIx接口而言）

　　3. MTAP有多項(xiàng)的改進(jìn)

　　總體驗(yàn)證需求和策略

　　圖1給出了ClearSpeed產(chǎn)品的架構(gòu)。為了確保這個(gè)復(fù)雜產(chǎn)品的質(zhì)量，需要對(duì)以下性能進(jìn)行驗(yàn)證：

　　1. 驅(qū)動(dòng)程序代碼與芯片的緊密集成

　　2. 眾多軟件庫(kù)和應(yīng)用程序的集成

　　3. 與各種主機(jī)（操作系統(tǒng)和芯片組）環(huán)境的兼容性

　　4. 高性能和低功率

　　從芯片本身看，主要驗(yàn)證挑戰(zhàn)是引入的PCIe接口。為了應(yīng)對(duì)這些驗(yàn)證挑戰(zhàn)，ClearSpeed公司采用了一種適合待測(cè)復(fù)雜設(shè)計(jì)的先進(jìn)驗(yàn)證策略。整個(gè)驗(yàn)證策略中有一些要點(diǎn)是可以明確的：

　　這種驗(yàn)證策略是以仿真為基礎(chǔ)，并采用了覆蓋驅(qū)動(dòng)的偽隨機(jī)方法。

　　使用了分層仿真策略，從模塊級(jí)開(kāi)始，并逐漸向外擴(kuò)展。

　　與軟件的協(xié)同仿真非常重要，它有助于展示產(chǎn)品的正確性，并在芯片回廠時(shí)為硅片取得成功取得了良好開(kāi)端。

　　軟件協(xié)同仿真也是分層執(zhí)行的，從驅(qū)動(dòng)程序開(kāi)始，一直擴(kuò)展到應(yīng)用程序。

　　模塊和層次體系之間的驗(yàn)證再利用。

　　使用驗(yàn)證IP.這樣做有利于充分利用該領(lǐng)域的現(xiàn)有知識(shí)，并有利于加快測(cè)試平臺(tái)的開(kāi)發(fā)速度。

　　總的驗(yàn)證指導(dǎo)原則是在芯片開(kāi)發(fā)初期從商業(yè)和技術(shù)角度獲得簽字確認(rèn)標(biāo)準(zhǔn)。這些確認(rèn)標(biāo)準(zhǔn)是客觀性的，可以使用合適的準(zhǔn)則進(jìn)行測(cè)量。這樣做具有很多優(yōu)點(diǎn)，包括：

　　1. 能夠使所有感興趣方預(yù)先同意用于驗(yàn)證的對(duì)象。

　　2. 能夠在項(xiàng)目執(zhí)行中跟蹤向驗(yàn)證簽字確認(rèn)方向發(fā)展的進(jìn)程。

　　3. 能夠建立流片時(shí)的信心。

　　圖2:ClearSpeed公司當(dāng)前的CXS700架構(gòu)。

　　為了與上述原則保持一致，預(yù)先對(duì)CSX700驗(yàn)證確認(rèn)標(biāo)準(zhǔn)進(jìn)行了定義。所選的關(guān)鍵指標(biāo)有：

　　1. 功能覆蓋目標(biāo)：

　?。?） 優(yōu)先級(jí)1覆蓋目標(biāo)達(dá)到100%

　?。?） 所有其它覆蓋目標(biāo)至少達(dá)到95%,并檢查所有未實(shí)現(xiàn)的覆蓋目標(biāo)。

　　2. 編寫(xiě)和支持的所有系統(tǒng)級(jí)測(cè)試。

　　3. 在所有可用PCIe服務(wù)器中工作的原型PCIe.

　　4. 檢查缺陷發(fā)現(xiàn)率以確保我們正在接近所有重要缺陷已經(jīng)被發(fā)現(xiàn)的點(diǎn)。

　　5. 檢查任何突出并已知未修復(fù)的問(wèn)題，并評(píng)估它們的影響。

　　下面將在上文描述的總體驗(yàn)證策略框架下討論P(yáng)CIe驗(yàn)證策略。

　　模塊級(jí)驗(yàn)證

　　圖3所示是PCIe模塊級(jí)測(cè)試平臺(tái)。ClearSpeed公司已經(jīng)開(kāi)發(fā)過(guò)圖中所示的AVCI、PVCI和私有協(xié)議，因此PCIe接口提出了主要的驗(yàn)證挑戰(zhàn)。由于我們使用的IP來(lái)自不同的管線(xiàn)PHY和端點(diǎn)內(nèi)核供應(yīng)商，因此這種挑戰(zhàn)越發(fā)艱巨。

　　圖3:PCIe模塊級(jí)測(cè)試平臺(tái)。

　　從圖3可以看出，測(cè)試平臺(tái)采用了許多UVC.除了PCIe UVC外，其它UVC都是ClearSpeed公司自己開(kāi)發(fā)的。測(cè)試平臺(tái)的其它部分使用公司自己的UVC有利于建立同質(zhì)的eRM一致性系統(tǒng)。

　　選用第三方VIP的原因是因?yàn)椋篜CIe協(xié)議的復(fù)雜性；驗(yàn)證任務(wù)的工作量以及缺少內(nèi)部資源；VIP的成熟度；獨(dú)立的VIP可以由與內(nèi)部開(kāi)發(fā)小組不相干的外部PCIe組開(kāi)發(fā)。

　　系統(tǒng)級(jí)測(cè)試

　　系統(tǒng)級(jí)測(cè)試平臺(tái)包括了芯片和軟件驅(qū)動(dòng)堆棧。實(shí)際的軟件驅(qū)動(dòng)程序基本原樣投入使用，并由軟件驅(qū)動(dòng)PCIe UVC.更多細(xì)節(jié)請(qǐng)參考圖4.在本例中，并且每個(gè)事務(wù)都要傳送給仿真器。這樣運(yùn)行起來(lái)雖然比較慢，但確實(shí)能讓我們測(cè)試DMA引擎等。

　　圖4:通過(guò)設(shè)備驅(qū)動(dòng)程序連接到RTL仿真的軟件接口。

　　驅(qū)動(dòng)程序可以連接到PCIe層上面的仿真器。這樣無(wú)需花費(fèi)時(shí)間在完整仿真每個(gè)PCI事務(wù)上面就可以實(shí)現(xiàn)對(duì)更高層單元的仿真。這對(duì)仿真在處理器上運(yùn)行的程序來(lái)說(shuō)是非常有用的。

　　雖然通過(guò)使用UVC可以在測(cè)試規(guī)范允許的地方使用受限隨機(jī)激勵(lì)，但在系統(tǒng)級(jí)主要應(yīng)用定向測(cè)試方法。一旦驅(qū)動(dòng)程序堆棧經(jīng)驗(yàn)證能與RTL一起工作，就可以運(yùn)行較高層的軟件。

　　運(yùn)行這些應(yīng)用程序能給功能驗(yàn)證和性能驗(yàn)證帶來(lái)高度的信心。

　　在FPGA中建立PCIe原型

　　在CSX700的開(kāi)發(fā)過(guò)程中，ClearSpeed公司生產(chǎn)了一種基于現(xiàn)有硅片但用FPGA提供PCIe接口的產(chǎn)品，這樣允許我們模擬PCIe接口并執(zhí)行兼容性測(cè)試。也就是說(shuō)，我們能將被模擬的PCIe接口連接到運(yùn)行各種OS的眾多服務(wù)器上，從而在流片前確定兼容性問(wèn)題。它還能讓我們更徹底地測(cè)試帶PCIe的軟件驅(qū)動(dòng)程序堆棧接口。

　　FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個(gè)概念，內(nèi)部包括可配置邏輯模塊CLB（Configurable Logic Block）、輸出輸入模塊IOB（Input Output Block）和內(nèi)部連線(xiàn)（Interconnect）三個(gè)部分。 現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）是可編程器件。與傳統(tǒng)邏輯電路和門(mén)陣列（如PAL,GAL及CPLD器件）相比，F(xiàn)PGA具有不同的結(jié)構(gòu)，F(xiàn)PGA利用小型查找表（16×1RAM）來(lái)實(shí)現(xiàn)組合邏輯，每個(gè)查找表連接到一個(gè)D觸發(fā)器的輸入端，觸發(fā)器再來(lái)驅(qū)動(dòng)其他邏輯電路或驅(qū)動(dòng)I/O,由此構(gòu)成了即可實(shí)現(xiàn)組合邏輯功能又可實(shí)現(xiàn)時(shí)序邏輯功能的基本邏輯單元模塊，這些模塊間利用金屬連線(xiàn)互相連接或連接到I/O模塊。

　　該方法可以識(shí)別主要位于PCIe堆棧物理層中的缺陷，也讓我們注意到我們連接的服務(wù)器中PCIe實(shí)現(xiàn)的變化數(shù)量，并促使我們提升取得很高覆蓋的重要性：我們對(duì)覆蓋劃分優(yōu)先等級(jí)，并為優(yōu)先級(jí)對(duì)象設(shè)定100%的目標(biāo)。然而，該方法不能識(shí)別通過(guò)仿真&覆蓋也不能發(fā)現(xiàn)的PHY外的任何缺陷。這使我們相信，PCIe仿真中的高覆蓋將有助于取得很高的首次流片成功率。

　　原型的其它優(yōu)勢(shì)還表現(xiàn)在軟件開(kāi)發(fā)方面。它能幫助PCIe軟件驅(qū)動(dòng)程序遠(yuǎn)早于CSX700硅片開(kāi)發(fā)出來(lái)，加快基于CSX700的產(chǎn)品的上市時(shí)間。

　　可配置的驗(yàn)證環(huán)境

　　用于PCI Express的Incisive UVC能讓用戶(hù)專(zhuān)注于設(shè)計(jì)的任何部分或整個(gè)設(shè)計(jì)，并針對(duì)驗(yàn)證過(guò)程中每一階段的特殊需要優(yōu)化驗(yàn)證環(huán)境。Incisive UVC一般用于在模塊、芯片和系統(tǒng)級(jí)對(duì)PCI Express器件進(jìn)行功能驗(yàn)證。它也可以通過(guò)配置有選擇地激活或關(guān)閉各個(gè)功能模塊以及功能覆蓋和檢測(cè)機(jī)制來(lái)優(yōu)化特殊任務(wù)的驗(yàn)證。這樣可以提供到驗(yàn)證收斂的可預(yù)測(cè)路徑，并化在仿真器和工作站方面做出的投資回報(bào)。

　　PCI Express采用串行方式傳輸Data.它和原有的ISA、PCI和AGP總線(xiàn)不同。這種傳輸方式，不必因?yàn)槟硞€(gè)硬件的頻率而影響到整個(gè)系統(tǒng)性能的發(fā)揮。當(dāng)然了，整個(gè)系統(tǒng)依然是一個(gè)整體，但是我們可以方便的提高某一頻率低的硬件的頻率，以便系統(tǒng)在沒(méi)有瓶頸的環(huán)境下使用。以串行方式提升頻率增進(jìn)效能，關(guān)鍵的限制在于采用什么樣的物理傳輸介質(zhì)。目前人們普遍采用銅線(xiàn)路，而理論上銅這個(gè)材質(zhì)可以提供的傳輸極限是10 Gbps.這也就是為什么PCI Express的極限傳輸速度的答案。

　　PCI Express規(guī)格從1條通道連接到32條通道連接，以滿(mǎn)足不同系統(tǒng)設(shè)備對(duì)數(shù)據(jù)傳輸帶寬不同的需求。例如，PCI Express X1規(guī)格支持雙向數(shù)據(jù)傳輸，每向數(shù)據(jù)傳輸帶寬250MB/s,PCI Express X1已經(jīng)可以滿(mǎn)足主流聲效芯片、網(wǎng)卡芯片和存儲(chǔ)設(shè)備對(duì)數(shù)據(jù)傳輸帶寬的需求，但是遠(yuǎn)遠(yuǎn)無(wú)法滿(mǎn)足圖形芯片對(duì)數(shù)據(jù)傳輸帶寬的需求。 因此，必須采用PCI Express X16,即16條點(diǎn)對(duì)點(diǎn)數(shù)據(jù)傳輸通道連接來(lái)取代傳統(tǒng)的AGP總線(xiàn)。

　　自動(dòng)激勵(lì)產(chǎn)生

　　與使用上千次定向測(cè)試的其它解決方案不同，用于PCI Express的UVC采用自動(dòng)激勵(lì)發(fā)生器來(lái)減少用戶(hù)需要做的工作量。這種方法有助于用戶(hù)更快地發(fā)現(xiàn)更多缺陷，并讓設(shè)計(jì)師有更多的時(shí)間進(jìn)行DUT的私有功能測(cè)試。CMS可以實(shí)現(xiàn)整個(gè)過(guò)程的自動(dòng)化。

　　使用CMS實(shí)現(xiàn)覆蓋驅(qū)動(dòng)的驗(yàn)證

　　CMS向用戶(hù)提供了可執(zhí)行的驗(yàn)證計(jì)劃。vPlan與Enterprise Manager以及內(nèi)置功能覆蓋模型一起可以提供清晰地哪些被覆蓋、還有哪些沒(méi)被覆蓋所需的標(biāo)準(zhǔn)。這種方法被稱(chēng)為覆蓋驅(qū)動(dòng)的驗(yàn)證，可以幫助驗(yàn)證人員方便地識(shí)別覆蓋漏洞，并將資源集中用于DUT的有問(wèn)題部分。

　　Cadence的再利用方法可以快速建立功能驗(yàn)證環(huán)境，確保在從模塊級(jí)驗(yàn)證向芯片級(jí)、系統(tǒng)級(jí)驗(yàn)證轉(zhuǎn)移以及派生設(shè)計(jì)時(shí)能立即再利用基于UVC的環(huán)境。這種方法通過(guò)消除重復(fù)工作而節(jié)省了時(shí)間與資源。

　　覆蓋點(diǎn)的優(yōu)先級(jí)劃分

　　通過(guò)使用能用來(lái)屏蔽掉與DUT無(wú)關(guān)的覆蓋區(qū)/條目的"透視圖",ClearSpeed公司能夠只考慮與實(shí)現(xiàn)有關(guān)的覆蓋點(diǎn)。ClearSpeed使用以下這個(gè)透視圖：

　　"端點(diǎn)， AER = On, VC 1-7 = Off, 完成器退出 = Off, 配置請(qǐng)求重試狀態(tài) = Off, 抑制 = Off"

　　CMS允許由主要的PCIe模塊TPL、TXN、DLL、PHY、PMG、SYS和CONFIG覆蓋，這有助于ClearSpeed公司根據(jù)技術(shù)風(fēng)險(xiǎn)劃分驗(yàn)證工作的優(yōu)先級(jí)。

　　我們認(rèn)為物理層（PHY）存在較高的風(fēng)險(xiǎn)，因?yàn)槲锢韺佑袃蓚€(gè)不同的IP供應(yīng)商，而且FPGA原型測(cè)試中沒(méi)有覆蓋PHY;Power mgt是下一個(gè)優(yōu)先級(jí)對(duì)象，因?yàn)樵贔PGA原型中沒(méi)有覆蓋到它（由于技術(shù)限制的原因）；數(shù)據(jù)鏈路層是下一優(yōu)先等級(jí)，因?yàn)樗拷黀HY.

　　我們還要求更細(xì)顆粒的優(yōu)先級(jí)劃分：模塊內(nèi)的優(yōu)先級(jí)劃分。雖然一般來(lái)說(shuō)可以使用透視圖進(jìn)行優(yōu)先級(jí)劃分，但這種方法不能滿(mǎn)足所有需要和優(yōu)先級(jí)劃分的使用模型。它缺少更細(xì)的顆粒和一些對(duì)CMS用戶(hù)（如ClearSpeed和IP開(kāi)發(fā)人員）來(lái)說(shuō)更重要的再利用因素。

　　一致性測(cè)試套件

　　CMS提供的一致性測(cè)試可以使你一開(kāi)始就有一個(gè)很好的基本覆蓋，并因此而快速啟動(dòng)驗(yàn)證工作。ClearSpeed公司是比較早介入的，在整個(gè)項(xiàng)目中也在不斷自我修正，用戶(hù)通過(guò)使用現(xiàn)成的CMS測(cè)試套件能夠達(dá)到約70%的覆蓋。

　　CMS測(cè)試也能經(jīng)過(guò)配置進(jìn)入PCIe協(xié)議的邊界。然后，我們就可以寫(xiě)出許多自己的測(cè)試來(lái)驅(qū)動(dòng)UVC達(dá)到想要的覆蓋水平。

　　本文小結(jié)

　　上述驗(yàn)證方法被證實(shí)取得了很大的成功。采用了第三方的VIP,超出了我們的期望值，并成功地對(duì)將現(xiàn)有IP集成進(jìn)ClearSpeed芯片進(jìn)行了驗(yàn)證。作為成功的證明，我們?cè)贑SX700芯片上取得了首次流片成功，成果如下：

　　成功的一致性測(cè)試結(jié)果，包括在2008年2月份PCIe PlugFest上的所有機(jī)器中取得首次成功。

　　在許多服務(wù)器和芯片組上取得了100%成功的啟動(dòng)周期測(cè)試結(jié)果。

　　在所有可用服務(wù)器上成功地集成了ClearSpeed公司全套的支持OS.

　　滿(mǎn)足所有的性能和功率目標(biāo)要求。