發(fā)器可以查詢其他表，而且可以包含復(fù)雜的 SQL 語句。它們主要用于強(qiáng)制服從復(fù)雜的業(yè)務(wù)規(guī)則或要求。例如：您可以根據(jù)客戶當(dāng)前的帳戶狀態(tài)，控制是否允許插入新訂單。

觸發(fā)器也可用于強(qiáng)制引用完整性，以便在多個(gè)表中添加、更新或刪除行時(shí)，保留在這些表之間所定義的關(guān)系。然而，強(qiáng)制引用完整性的方法是在相關(guān)表中定義主鍵和外鍵約束。如果使用數(shù)據(jù)庫關(guān)系圖，則可以在表之間創(chuàng)建關(guān)系以自動創(chuàng)建外鍵約束。

觸發(fā)器功能強(qiáng)大，輕松可靠地實(shí)現(xiàn)許多復(fù)雜的功能，為什么又要慎用呢。觸發(fā)器本身沒有過錯(cuò)，但由于我們的濫用會造成數(shù)據(jù)庫及應(yīng)用程序的維護(hù)困難。在數(shù)據(jù)庫操作中，我們可以通過關(guān)系、觸發(fā)器、存儲過程、應(yīng)用程序等來實(shí)現(xiàn)數(shù)據(jù)操作…… 同時(shí)規(guī)則、約束、缺省值也是保證數(shù)據(jù)完整性的重要保障。如果我們對觸發(fā)器過分的依賴，勢必影響數(shù)據(jù)庫的結(jié)構(gòu)，同時(shí)增加了維護(hù)的復(fù)雜程序。

基本觸發(fā)器的邏輯結(jié)構(gòu)。它可由兩個(gè)與非門交叉耦合構(gòu)成，其邏輯電路圖和邏輯符號，也可以由兩個(gè)或非門交叉耦合構(gòu)成。

現(xiàn)在以兩個(gè)與非門組成的基本觸發(fā)器為例分析其工作原理。

在A和B是兩個(gè)與非門，它可以是TTL門，也可以是CMOS門。Q和是觸發(fā)器的兩個(gè)輸出端。當(dāng)Q=0，=1時(shí)，稱觸發(fā)器狀態(tài)為0，當(dāng)Q=1，=Q時(shí)，稱觸發(fā)器狀態(tài)為1。觸發(fā)器有兩個(gè)輸入端SR、，字母上的非號表示低電平或負(fù)脈沖有效。根據(jù)與非邏輯關(guān)系可寫出觸發(fā)器輸出端的邏輯表達(dá)式：

根據(jù)以上兩式，可得如下結(jié)論：

持續(xù)時(shí)間相同，并且同時(shí)發(fā)生由0變到1，則兩個(gè)與非門輸出都要由1向0轉(zhuǎn)換，這就出現(xiàn)了所謂的競爭現(xiàn)象。假若與非門A的延遲時(shí)間小于B門的延遲時(shí)間，則觸發(fā)器將終穩(wěn)定在Q=0，=1的狀態(tài)。因此，在而且又都同時(shí)變?yōu)?時(shí)，電路的競爭使得終穩(wěn)定狀態(tài)不能確定。這種狀態(tài)應(yīng)盡可能避免。但假若后，和不是同時(shí)恢復(fù)為1，那么穩(wěn)定狀態(tài)的新狀態(tài)仍按上述①或②的情況確定，即觸發(fā)器或被置0或被置1。基本觸發(fā)器的工作波形。虛線部分表示不確定。

由上述分析可見，兩個(gè)與非門交叉耦合構(gòu)成的基本觸發(fā)器具有置0、置1及保持功能。通常稱為置1端，因?yàn)?img src="http://m.58mhw.cn/data/uploadfile/201182164225894.jpg">=0時(shí)被置1，所以是低電平有效。為置0端，因?yàn)?img src="http://m.58mhw.cn/data/uploadfile/201182164225729.jpg">=0時(shí)置0，所以也是低電平有效?；居|發(fā)器又稱置0置1觸發(fā)器，或稱為RS觸發(fā)器。

需要強(qiáng)調(diào)的是，當(dāng)=0，=1，觸發(fā)器置1后，如果由0恢復(fù)至1，即=1，=1，觸發(fā)器保持在1狀態(tài)，即Q=1。同理，當(dāng)=1，=0時(shí)，觸發(fā)器置0后，由0恢復(fù)至1，即=1，=1時(shí)，觸發(fā)器保持在0狀態(tài)，即Q=0。這一保持功能和前面介紹的組合電路是完全不同的，因?yàn)樵诮M合電路中，如果輸入信號確定后，將只有的一種輸出。