上下拉電阻：

　　1、當(dāng)TTL電路驅(qū)動COMS電路時，如果TTL電路輸出的高電平低于COMS電路的高電平（一般為3.5V）， 這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。

　　2、OC門電路必須加上拉電阻，以提高輸出的高電平值。

　　3、為加大輸出引腳的驅(qū)動能力，有的單片機(jī)管腳上也常使用上拉電阻。

　　4、在CMOS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產(chǎn)生降低輸入阻抗，提供泄荷通路。

　　5、芯片的管腳加上拉電阻來提高輸出電平，從而提高芯片輸入信號的噪聲容限增強(qiáng)抗干擾能力。

　　6、提高總線的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。

　　7、長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。

　　上拉電阻阻值的選擇原則包括：

　　1、從節(jié)約功耗及芯片的灌電流能力考慮應(yīng)當(dāng)足夠大；電阻大，電流小。

　　2、從確保足夠的驅(qū)動電流考慮應(yīng)當(dāng)足夠??；電阻小，電流大。

　　3、對于高速電路，過大的上拉電阻可能邊沿變平緩。

　　綜合考慮以上三點(diǎn)，通常在1k到10k之間選取。對下拉電阻也有類似道理。