系統(tǒng)級芯片功能的實現基于軟件，其復雜性與日俱增，所以通常一個公司在設計資源的配置上，軟件部分的投入都要大于硬件。SoC設計規(guī)模的不斷升級使得軟件驗證越來越困難，一旦硬件設計定型，軟件也無法改變，如果在設計時不能做好軟/硬件協(xié)同設計和驗證，其風險巨大。

　　選擇合適的驗證方法

　　Synopsys公司（是為集成電路設計提供電子設計自動化軟件工具的主導企業(yè)。為電子市場提供技術先進的IC設計與驗證平臺，致力于復雜的芯片上系統(tǒng)的開發(fā)。同時，Synopsys公司還提供知識產權和設計服務，為客戶簡化設計過程，提高產品上市速度）銷售總監(jiān)Lawrence A. Vivolo表示，由于缺乏各種可負擔的、而且隨時可用的基于硬件的驗證解決方案，設計師們往往只能在設計周期的后期才開始軟/硬件協(xié)同驗證和系統(tǒng)級確認，但是在時刻增加的系統(tǒng)級硬件和軟件錯誤通常造成項目的延遲?！?5年前做系統(tǒng)芯片設計是先設計好硬件再著手軟件設計，但現在已經是軟硬件協(xié)同設計，而軟件設計的步伐越來越跟不上硬件設計的發(fā)展，因為隨著芯片設計規(guī)模的增加，軟件的調試難度越來越大，”Vivolo說。

　　為了克服上述問題，必須進行協(xié)同仿真驗證，但選擇合適的工具才能真正提高驗證效率。Vivolo先生認為，不同的仿真方式在頻率速度和支持的設計容量上都有所不同。Sim仿真的速度較小，為1Hz～100Hz，ICE通常為2.5MHz或5MHz～10MHz，支持2M Gate，而Proto的速度就高很多，可以達到25～75MHz,其I/O口速度可以達到200MHz,并且能夠支持50M Gate的設計規(guī)模。“ICE更多用于硬件調試和糾錯，但在一些高速設計中，比如WiFi、HDTV、以太網等，ICE會用space buffer的方式來提速，不過效果并不太好，并且ICE的成本很高，”Vivolo說，“Proto基于FPGA，不僅速度高，而且其軟件驗證成本較低，非常適用與軟硬件系統(tǒng)級調試?！?/P>

　　HAPS-60特性：高容量、快速和完整IP

　　HAPS是一個模塊化的電路板系統(tǒng)，由現成主板和現成的或客戶訂制的子板組成，通過采用多種不同的堆疊方式來適應和支持多種設計風格和要求。HAPS系統(tǒng)獨特的模塊化允許相同的主板能夠在多個項目或配置上重復使用，只需簡單地增加或更換子板或子系統(tǒng)。Synopsys推出的一款快速原型系統(tǒng)HAPS-60系列可降低復雜SoC設計和驗證挑戰(zhàn)，是Confirma Rapid Prototyping Platform快速原型平臺的一部分。它采用運行在實際速度的、真實的接口，可確保早期的軟/硬件的協(xié)同驗證和以接近實時的、實際運行速率實現系統(tǒng)級集成。

　　HAPS-60系列所提供的獨有的功能和特性組合，可確保在設計周期的更早階段開始軟件開發(fā)和系統(tǒng)級驗證。同HAPS-50相比，HAPS-60系列采用了Xilinx的Virtex-6器件，其容量提升了2倍，速度增加了30%，其高達200MHz的時鐘頻率可支持要求實時接口的各種應用，如視頻、蜂窩數據和實時網絡流量。并且集成了更多的預先測試過的IP和先進的驗證功能于一身，提供了市場上的原型系統(tǒng)。HAPS-60還包含其它解決方案所沒有的各種性能增強技術，這確保了全系統(tǒng)集成和現實環(huán)境中所有硬件和軟件的檢測。軟件開發(fā)者通過在接近實時和系統(tǒng)級環(huán)境中編寫、執(zhí)行和調試代碼，從而確保在芯片問世前就能盡早發(fā)現和消除硬件和軟件中的錯誤。

　　Vivolo表示，結合HAPS的靈活架構以及獨有的高容量分區(qū)軟件和全新自動化高速時分復用技術，HAPS-60系列能夠實現比其它各種原型系統(tǒng)更高的容量。這種容量優(yōu)勢使設計團隊能夠為各種非常大的片上系統(tǒng)芯片建立原型。單獨的一塊HAPS電路板能夠支持1800萬ASIC門的各種設計，而且還可將多個電路板連接在一起，從而實現更高的容量，這一特性能也夠保證以前的投資不會浪費。

　　Vivolo強調，HAPS-60包含了很多DesignWareIP核， 諸如超高速SuperSpeed USB3.0、PCIe和HDMI等，這些IP已經在HAPS系統(tǒng)上經過預先測試 ,設計師們在從事系統(tǒng)級硬件和軟件原型驗證過程中，可以采用這些相同的并已經驗證過的SoC產品級RTL。從原型到生產采用相同的RTL可縮短項目進度和降低風險?！坝辛祟A先測試過的DesignWare IP，采用HAPS系統(tǒng)的項目負責人就能夠將他們的工程資源集中到產品差異化和系統(tǒng)確認，而不是對其原型的IP部分進行驗證?！?/P>

　　另外，HAPS-60驗證平臺基于Synopsys的高性能通用多源總線技術，新的驗證模式包括了通過標準PLI接口和SCE-MI 2.0事務級接口與Synopsys VCSTM、Innovator產品、C/C++程序和其它事件驅動仿真器之間的協(xié)同仿真?！芭c經驗證過的 Confirma軟件套件結合在一起，HAPS-60系列提供了成本和上市時間優(yōu)勢，”Vivolo說道，“我們的客戶反映，無論是傳統(tǒng)的、單獨基于硬件的驗證模式或客戶訂制化的原型板都可能需要幾個月時間才能完成驗證，而現在只需幾天。”

　　EDA大廠Synopsys日前向中國大陸市場推廣其的快速原型系統(tǒng)HAPS-60系列。該公司解決方案營銷總監(jiān)Lawrence Vivolo表示，由于采用賽靈思Virtex-6 LX760 40nm FPGA器件，新款快速原型設計系統(tǒng)能為SoC設計遞送協(xié)同仿真、基于事件的驗證和高速、高容量等新特性，而這些都是傳統(tǒng)原型系統(tǒng)所不具備的。

　　先進節(jié)點工藝的采用和應用需求的提升使當前SoC/ASIC設計日益復雜。一方面，軟件開發(fā)成本占整體系統(tǒng)開發(fā)的比例增加之態(tài)勢，IBS預測在32納米節(jié)點芯片開發(fā)中軟件開發(fā)成本約占總開發(fā)成本的70%之強，而硬件成本只占30%。同時，調研機構Collett國際的數據顯示邏輯和功能實現過程中的確認Bug導致首次流片失敗的比例高達60%。因此，低成本的快速原型工具成為突破傳統(tǒng)開發(fā)流程瓶頸的必要手段。

　　Lawrence Vivolo介紹，通過消化收購Synplicity所獲得的技術與Synopsis仿真技術的結合，全面的HAPS-60快速原型系統(tǒng)的設計流程能加速芯片開發(fā)前期的硬件調試和嵌入式軟件開放，而使用戶在面市時間上具有更大優(yōu)勢。首先，HAPS原型產品可以令SoC開發(fā)者節(jié)約4－6月的傳統(tǒng)原型搭建時間；HAPS-60中結合了仿真環(huán)境，因此在線仿真的實現能使恐怖的軟件仿真時長大為縮短；而在HAPS-60中，System C和RTL混合使用的支持也有效提升軟件仿真和硬件調試的效率。

　　Lawrence Vivolo聲稱，隨著本土IC設計市場的興旺，快速原型工具除了令用戶具備開發(fā)時間上的優(yōu)勢，成本風險方面的減少將令其在中國本土IC設計中的需求顯著增加。

　　在容量擴展方面，4器件的HAPS-64板擁有高達1800萬ASIC門。據稱，一般設計可采用3個原型板間的級聯，有經驗的原型開發(fā)工程師可能實現5個原型板的級聯，而無太明顯的性能下降。由于采用了HSTDM（高速時分復用）技術，器件間的數據率達到1Gpbs，和能自動實現時間同步，整體性能也比前代HAPS-50產品擁有30%提升。據悉，目前4器件的HAPS-64已為該公司的特定用戶所采用，并將于今年7月面向大眾市場，雙器件的HAPS-62產品將在8月面市，而單器件的HAPS-61也會于年內推出。