要FPGA與的數(shù)字信號(hào)采集系統(tǒng)。FPGA（Field－Programmable Gate Array），即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。本文采用作為外部存儲(chǔ)器實(shí)現(xiàn)的大容量數(shù)字信號(hào)采集系統(tǒng)采集到真實(shí)的數(shù)字電視信號(hào)。

　　FPGA與一塊外掛的比特構(gòu)成。設(shè)計(jì)靈活，修改方便。基于的設(shè)計(jì)經(jīng)過修改可以移植到不同的工作環(huán)境。內(nèi)的采集系統(tǒng)分為數(shù)據(jù)采集、數(shù)據(jù)緩沖、接口和接口四大部分。數(shù)字化的電視信號(hào)通過數(shù)據(jù)采集模塊被采集到內(nèi)，并進(jìn)行位寬調(diào)整等數(shù)據(jù)預(yù)處理，然后使用數(shù)據(jù)緩沖模塊匯集批量的數(shù)據(jù)后通過接口存入外掛的芯片，使用接口將數(shù)據(jù)讀入到計(jì)算機(jī)內(nèi)進(jìn)行后處理。

　　FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個(gè)概念，內(nèi)部包括可配置邏輯模塊CLB（Configurable Logic Block）、輸出輸入模塊IOB（Input Output Block）和內(nèi)部連線（Interconnect）三個(gè)部分。 現(xiàn)場(chǎng)可編程門陣列（FPGA）是可編程器件。與傳統(tǒng)邏輯電路和門陣列（如PAL，GAL及CPLD器件）相比，F(xiàn)PGA具有不同的結(jié)構(gòu)，F(xiàn)PGA利用小型查找表（16×1RAM）來實(shí)現(xiàn)組合邏輯，每個(gè)查找表連接到一個(gè)D觸發(fā)器的輸入端，觸發(fā)器再來驅(qū)動(dòng)其他邏輯電路或驅(qū)動(dòng)I/O，由此構(gòu)成了即可實(shí)現(xiàn)組合邏輯功能又可實(shí)現(xiàn)時(shí)序邏輯功能的基本邏輯單元模塊，這些模塊間利用金屬連線互相連接或連接到I/O模塊。FPGA的邏輯是通過向內(nèi)部靜態(tài)存儲(chǔ)單元加載編程數(shù)據(jù)來實(shí)現(xiàn)的，存儲(chǔ)在存儲(chǔ)器單元中的值決定了邏輯單元的邏輯功能以及個(gè)模塊之間或模塊與I/O間的連接方式，并終決定了邏輯單元的邏輯功能以及各模塊之間或模塊與I/O間的聯(lián)接方式，并終決定了FPGA所能實(shí)現(xiàn)的功能， FPGA允許無限次的編程。

　　ITU601標(biāo)準(zhǔn)量化的數(shù)字電視信號(hào)包含一組比特的亮度信號(hào)，一組比特的色差信號(hào)和一組比特的同步信號(hào)，還有一條時(shí)鐘信號(hào)。同步信號(hào)包含場(chǎng)同步與行同步，分別指示場(chǎng)消隱期和行消隱期。信號(hào)采用簡(jiǎn)單的線性編碼方式。亮度信號(hào)的取樣頻率定為。在：：格式中，每個(gè)色差信號(hào)取樣數(shù)為亮度信號(hào)的一半，取樣頻率定為。為了采集完整的電視信號(hào)需要每一個(gè)時(shí)鐘采集亮度、色差與同步共比特?cái)?shù)據(jù)。

　　SDRAM同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器，同步是指 Memory工作需要同步時(shí)鐘，內(nèi)部的命令的發(fā)送與數(shù)據(jù)的傳輸都以它為基準(zhǔn)；動(dòng)態(tài)是指存儲(chǔ)陣列需要不斷的刷新來保證數(shù)據(jù)不丟失；隨機(jī)是指數(shù)據(jù)不是線性依次存儲(chǔ)，而是自由指定地址進(jìn)行數(shù)據(jù)讀寫。

　　SDRAM總線相同的比特?cái)?shù)據(jù)。如果的容量足夠大，系統(tǒng)可以只是簡(jiǎn)單地將每次比特?cái)?shù)據(jù)填充至比特以簡(jiǎn)化設(shè)計(jì)。如果容量有限，可以將次采集的比特?cái)?shù)據(jù)調(diào)整成個(gè)比特的數(shù)據(jù)以充分利用存儲(chǔ)空間。還可以去除電視行場(chǎng)同步期間的無效數(shù)據(jù)以節(jié)省空間。采集模塊在開始采集后等待一場(chǎng)電視信號(hào)開始后才開始采集，保證存入的數(shù)據(jù)可以構(gòu)成完整的電視圖像，有效地利用存儲(chǔ)空間。當(dāng)空間被數(shù)據(jù)填滿時(shí)，系統(tǒng)自動(dòng)停止數(shù)據(jù)采集。這樣采集的數(shù)據(jù)量大小完全由可配置的容量大小決定。通過增加可以方便地?cái)U(kuò)充系統(tǒng)容量。

　　13.5 MHz或者的電視信號(hào)采樣頻率上，而接口模塊工作在高速時(shí)鐘上。為了避免跨越時(shí)鐘域可能導(dǎo)致的亞穩(wěn)態(tài)問題，數(shù)據(jù)采集模塊與接口模塊必須使用進(jìn)行緩沖與數(shù)據(jù)傳遞。數(shù)據(jù)緩沖模塊采用一個(gè)個(gè)字，每個(gè)字長(zhǎng)比特的雙時(shí)鐘、雙端口的作為存儲(chǔ)單元。當(dāng)開始采集數(shù)據(jù)時(shí)將復(fù)位，然后數(shù)據(jù)采集模塊每采集一個(gè)比特的數(shù)據(jù)就將其寫入。當(dāng)內(nèi)的數(shù)據(jù)達(dá)到個(gè)后通知接口模塊進(jìn)行讀寫。由于采用了進(jìn)行時(shí)鐘域間的數(shù)據(jù)傳遞，輸入模塊的時(shí)鐘與后端的工作時(shí)鐘沒有任何聯(lián)系，便于靈活地配置采樣時(shí)鐘。當(dāng)用于采集頻率更高，數(shù)據(jù)量更大的場(chǎng)合時(shí)，應(yīng)適當(dāng)加大字深，以防溢出。

　　SDRAM容量大，但是命令多，操作復(fù)雜。的命令由、和構(gòu)成，分別表示行選擇、列選擇與讀寫控制。當(dāng)每只寫入一個(gè)字時(shí)，必須使用至少個(gè)命令，帶寬利用率低于％。為了充分利用的特點(diǎn)，本文采用連續(xù)寫入模式來減少的命令開銷，提高帶寬的利用率。因?yàn)榕c通信的帶寬很低，因此每只需讀出一個(gè)字就可以了。根據(jù)系統(tǒng)工作需要，接口模塊只提供必需的連續(xù)個(gè)寫、單獨(dú)個(gè)讀的種操作接口，簡(jiǎn)化了設(shè)計(jì)。

　　SDRAM的命令與時(shí)序。為了實(shí)現(xiàn)高效的存取，提高總線的利用率，接口模塊采用的高速時(shí)鐘。當(dāng)?shù)玫綌?shù)據(jù)存取模塊的讀要求后，向連續(xù)寫入個(gè)字，當(dāng)?shù)玫浇涌谀K的讀請(qǐng)求后讀出個(gè)字，其他時(shí)間保證進(jìn)行刷新工作，以免數(shù)據(jù)丟失。

　　SDRAM是易失性存儲(chǔ)器，需要保證在內(nèi)對(duì)內(nèi)的數(shù)據(jù)進(jìn)行刷新操作，否則內(nèi)的數(shù)據(jù)將會(huì)丟失。由于系統(tǒng)采用了高速訪問時(shí)鐘，而且采用連續(xù)寫入個(gè)數(shù)據(jù)的模式，總線的帶寬利用率只有，當(dāng)從讀出數(shù)據(jù)時(shí)的總線帶寬利用率就更低了，大量時(shí)間處于空閑狀態(tài)。因此可以讓在空閑狀態(tài)進(jìn)行數(shù)據(jù)刷新工作，當(dāng)有數(shù)據(jù)讀寫要求時(shí)退出刷新操作，進(jìn)入讀寫操作，其狀態(tài)轉(zhuǎn)移圖如圖所示。一個(gè)完整的寫入操作執(zhí)行以下命令序列：，連續(xù)個(gè)，。一個(gè)完整的讀出操作執(zhí)行以下命令序列：，。

　　SDRAM特有的操作。在上電后進(jìn)入不定態(tài)，為了讓進(jìn)入確定的狀態(tài)必須進(jìn)行以下的上電序列操作：保持至少INHI比特和命令外不能有其他命令；在一個(gè)命令后施加命令；接著施加個(gè)命令；施加命令設(shè)置工作模式。本文采用如圖所示的上電序列。

　　SDRAM中的數(shù)據(jù)需要傳輸?shù)接?jì)算機(jī)中進(jìn)行下一步的數(shù)據(jù)提取等再處理工作。由于此項(xiàng)工作沒有實(shí)時(shí)性的要求，所以采用簡(jiǎn)單的低速并口接口實(shí)現(xiàn)與的通信。當(dāng)發(fā)出一個(gè)讀的邏輯地址時(shí)，接口模塊將其低位的地址保留，其余高位地址發(fā)送給接口模塊轉(zhuǎn)換為的塊地址，行地址與列地址、并同時(shí)向接口發(fā)出讀命令。由于可能存在同時(shí)讀寫的請(qǐng)求，所以采用一個(gè)仲裁器對(duì)的訪問要求進(jìn)行仲裁。優(yōu)先滿足寫入請(qǐng)求，在寫入操作結(jié)束后再響應(yīng)讀出請(qǐng)求

　　PC里通過軟件進(jìn)行。軟件與硬件配合使用減少了修改硬件的風(fēng)險(xiǎn)，提高了系統(tǒng)的可維護(hù)性和可升級(jí)性。硬件系統(tǒng)采集到的是每一個(gè)采樣點(diǎn)的數(shù)據(jù)，并不區(qū)分?jǐn)?shù)據(jù)是否在消隱期等。當(dāng)應(yīng)用于不同場(chǎng)合進(jìn)行數(shù)據(jù)采集時(shí)，只要修改數(shù)據(jù)后處理部分的軟件和內(nèi)的數(shù)據(jù)采集模塊就可以實(shí)現(xiàn)系統(tǒng)的移植，而不需要改動(dòng)硬件設(shè)計(jì)。

　　Stratix系列30F780C7型號(hào)和×的。采用語(yǔ)言實(shí)現(xiàn)的編程。整個(gè)采集系統(tǒng)使用了，個(gè)邏輯單元。

　　ITU601標(biāo)準(zhǔn)的數(shù)字電視信號(hào)的時(shí)鐘頻率為，數(shù)據(jù)為比特，其中比特亮度信號(hào)，比特色度信號(hào)，比特行同步信號(hào)和比特場(chǎng)同步信號(hào)。一場(chǎng)電視信號(hào)的數(shù)據(jù)量約是。項(xiàng)目開發(fā)的算法分析需要采集連續(xù)幀場(chǎng)的數(shù)據(jù)。采用的就可以保證存儲(chǔ)容量。該系統(tǒng)能夠完整不失真地采集連續(xù)場(chǎng)的數(shù)字電視信號(hào)。采集的電視信號(hào)用于芯片降噪、去隔行和畫質(zhì)增強(qiáng)等算法分析與仿真中。

　　SDRAM容量來實(shí)現(xiàn)。本系統(tǒng)是面向數(shù)字電視采集應(yīng)用開發(fā)的，如果前端增加就可以實(shí)現(xiàn)對(duì)模擬信號(hào)的采集。由于主控部分在中實(shí)現(xiàn)，只需對(duì)系統(tǒng)的數(shù)據(jù)采集部分的位寬等進(jìn)行相應(yīng)的修改就可以適應(yīng)不同的應(yīng)用。如果使用或等高速總線接口實(shí)現(xiàn)與機(jī)的數(shù)據(jù)傳輸，該系統(tǒng)還可以脫離容量的限制，實(shí)現(xiàn)實(shí)時(shí)采集。