1. 引言
長期演進(jìn)(LTE)蜂窩標(biāo)準(zhǔn)是3GPP 3G演進(jìn)的兩個組成部分之一,另外一個是HSPA演進(jìn)。如圖1.0所示。LTE無線接入網(wǎng)絡(luò)(RAN)規(guī)范被安排在2008年初完成,隨后,一致性測試規(guī)范預(yù)計在2008年8月準(zhǔn)備就緒。
圖1.0 3GPP向 UMTS的演化路線
LTE有許多目標(biāo),LTE的重點(diǎn)是在整個10年期間內(nèi)超越UMTS而滿足無線用戶的各種需要。這包括降低無線用戶以及網(wǎng)絡(luò)運(yùn)營商的成本;另一方面,以服務(wù)差異化的形式提供更佳的各種服務(wù),同時提供更低的延時并提高數(shù)據(jù)速率。
以服務(wù)差異化的形式所提供的各種更佳服務(wù)可以通過基于QOS概念的鏈路自適應(yīng)來實(shí)現(xiàn)。在LTE中,鏈路自適應(yīng)超越HSDPA能夠提供什么,盡管HSDPA能夠在時域上提供鏈路自適應(yīng)以響應(yīng)不斷變化的信道條件,但是,LTE也能夠提供頻率自適應(yīng)。
在數(shù)據(jù)速率領(lǐng)域,LTE預(yù)期提供100Mbps的峰值下行鏈路(DL)速率以及50Mbps的峰值上行鏈路(UL)速率,分別提供5 bit/s/Hz和2.5 bit/s/Hz的頻譜效率,這可以利用OFDM與補(bǔ)充的MIMO技術(shù)來實(shí)現(xiàn)。較低的延時通過扁平的網(wǎng)絡(luò)架構(gòu)來實(shí)現(xiàn)。所采用的網(wǎng)絡(luò)架構(gòu)基于IP (Internet Protocol)以及更短的PHY處理時間,如圖2.0所示,另外還具有在LTE的eNodeB (eNB)中實(shí)現(xiàn)的各種更高層功能。與UMTS相比,LTE網(wǎng)絡(luò)架構(gòu)把沿著數(shù)據(jù)路徑的節(jié)點(diǎn)數(shù)量從4減少至2。
圖2.0 經(jīng)演化的UTRAN 概觀
2. LTE的關(guān)鍵要素
對于上行鏈路來說,LTE無線接入將基于單載波頻分多址(SC-FDMA)[5]。SC-FDMA波形所具有的良好的峰值與平均功率比(PAPR)推動上行鏈路采用SC-FDMA。利用較低的PAPR,射頻
功率放大器(RFPA)的操作可以獲得更高的效率,從而使手機(jī)的
電池壽命更長。對于下行鏈路來說,可以采用經(jīng)典的OFDMA方案。
除了調(diào)制之外,另外一個關(guān)鍵要素就是依賴于調(diào)度的信道條件的可用性。這容許在共享信道中的時頻資源在用戶之間動態(tài)共享。調(diào)度間隔—正如間接提到的—是基于1ms的時分以及180KHz的頻分。同樣地,在MAC層的調(diào)度器的實(shí)現(xiàn)是確保下行鏈路性能的關(guān)鍵要素,因為它決定每一個鏈路所采用的速率。像存在于MAC層的HSDPA混合ARQ一樣,要以多個并行停止和等待ARQ處理的形式采用軟組合。混合ARQ方案是基于針對再次發(fā)射的增量冗余(IR),除了上述關(guān)鍵要素之外,LTE將把多
天線支持作為該規(guī)范不可分割的組成部分。接收和發(fā)射分集方案、波束形成以及空間復(fù)用都將得到支持。
LTE系統(tǒng)的目標(biāo)之一就是,它需要允許從2G/3G向LTE的靈活升級。正因為如此,跨越1.25 MHz至20MHz的靈活的頻譜分配要可用,且LTE系統(tǒng)應(yīng)該能夠在450 MHz到2.6GHz之間工作。換言之,LTE規(guī)范的帶寬是不可知的 (Bandwidth agnostic)。
另一點(diǎn)值得一提的是,與UMTS不同,LTE提供FDD/TDD組合和TDD方案、基于單一OFDMA無線接入技術(shù)的。TDD方案被稱為幀結(jié)構(gòu)2,支持與TD-SCDMA的共存
3. LTE 物理層的關(guān)鍵要素
LTE在利用通用無線接入技術(shù)的10ms無線幀的基礎(chǔ)上提供兩類幀結(jié)構(gòu)。這兩類幀結(jié)構(gòu)分別是被稱為類型1的FDD/半FDD以及被稱為類型2的TDD,它們均基于10ms的無線幀,每一無線幀具有20個時隙,每個時隙占用0.5 ms。類型2幀結(jié)構(gòu)被提供為與TD-SCDMA共存,如圖3.0所示。注意,TD-SCDMA幀結(jié)構(gòu)在5ms的子幀內(nèi)具有10個時隙。這10個時隙當(dāng)中的3個—DwPTS、GP和UpPTS—是專用時隙,它們在LTE幀結(jié)構(gòu)類型2中被復(fù)制。
圖3.0 TDD 類型 2 幀結(jié)構(gòu)
在時域和頻域中提供鏈路自適應(yīng)的LTE系統(tǒng)的能力就是針對下行鏈路采用OFDMA方案。這意味著下行鏈路物理資源是根據(jù)一個OFDM子載波以及一個OFDM符號周期來定義的,這就被稱為資源要素(RE)??倲?shù)84個RE構(gòu)成一個資源模塊(RB),這個資源模塊由具有7個OFDM符號的一個時隙(0.5ms)周期上的12個子載波組成。正因為如此,下行鏈路傳輸信號根據(jù)如圖4.0所描繪的資源柵格(RG)被定義為每一個用戶擁有對應(yīng)于兩個時隙(1ms)的兩個RE。

圖4.0用于LTE的下行鏈路資源柵格
表1.0所描述的關(guān)鍵物理層參數(shù)是所分配的頻率帶寬的函數(shù)。
表1.0 DL物理層關(guān)鍵參數(shù)
4. LTE基帶處理的重要特征
針對Tx和Rx的下行鏈路物理層如圖3.0所示。注意,它可以被分解為兩類處理,即符號率處理和采樣率處理。從圖3.0可見,與基于WCDMA的UMTS標(biāo)準(zhǔn)相比,符號率處理比較簡單。

圖5.0 3GPP LTE 下行鏈路處理
正如在UMTS中一樣,LTE基站設(shè)計所面臨的挑戰(zhàn)在于上行鏈路的處理。在LTE的情形下,這進(jìn)一步結(jié)合了短的處理時間要求,以實(shí)現(xiàn)較低的延時,與此同時,在Node B具有較之于RNC更高層的功能。
在這一節(jié)我們將從微觀和宏觀兩個方面回顧各種挑戰(zhàn)以及解決方案。
在微觀層面,特別是對于如圖6.0所示的上行鏈路信號鏈來說,LTE延遲預(yù)算主要由HARQ往返的8ms延時來定義,也就是說,初傳輸與再次傳輸之間的時間。要考慮兩倍1ms的傳輸時間,剛好把6ms留給發(fā)送和接收數(shù)據(jù)。那意味著LTE上行鏈路處理必須在3 ms以內(nèi)滿足由下列功能提出的延遲預(yù)算。它們分別是:
? 信道估計延遲;
? 解調(diào);
? 速率匹配和IR組合;
? 透平(Turbo)解碼;
? MAC/RLC處理;
? UL/DL時間偏移量。

圖 6.0 LTE 上行鏈路信號鏈
假定需要短的處理時間,因此,至關(guān)重要的是諸如iDFT這樣的、在SC-FDMA解調(diào)中所使用的重要模塊,以及透平解碼必須在盡可能短的時間內(nèi)完成。賽靈思提供IP核解決方案,使基站設(shè)計工程師能夠達(dá)到iDFT以及透平解碼(Turbo Decoding)應(yīng)用的目標(biāo)。
以如圖7.0所示的iDFT處理為例,經(jīng)過信道估值,在壞情形下iDFT處理可用的處理時間是40us。賽靈思的iDFT解決方案使所有12的倍數(shù)的點(diǎn)長具有由2、3和5構(gòu)成的素因子,能夠滿足處理時間的要求。除了FFT/iFFT之外—兩個處理用DSP或FPGA均有效,在FPGA中做iDFT有明顯的優(yōu)勢,因為DSP的比特反向?qū)ぶ穬H僅適合于基數(shù)2。類似地,為了有效地并行實(shí)現(xiàn)解碼,賽靈思面向具有QPP交織器的LTE的透平解碼IP 核,利用400MHz的時鐘速度對如圖8.0所示的代碼模塊長度進(jìn)行8次迭代的情形僅僅花40us的解碼時間。
圖9.0 FPGA 作為用于LTE的協(xié)處理器
然而,在這里存在的挑戰(zhàn)在于因FPGA和DSP之間的互連引起的延遲。我們將采用一個基于常用的SRIO接口的上行鏈路例子來證明,這個例子具有下列參數(shù):
? 10 MHz帶寬、短CP、單一扇;
? 無重發(fā);
? 4 HARQ處理;
? 無空間復(fù)用;
? 基于估計的透平解碼持續(xù)時間;
? SRIO: 3.125 Gb、1x通道、8/10編碼、每個拾取器25比特開銷;
? 針對DDR2
存儲器、200 MHz、32比特只讀的傳輸時間。
如表2.0中所示為對不同服務(wù)—遠(yuǎn)遠(yuǎn)好于壞的情形—進(jìn)行計算的例子,其中,包括必須不超過1000us總時間的編碼時間以及sRIO傳輸?shù)难舆t。

表2.0 上行鏈路處理時間例子
從上表我們可以總結(jié)如下:
? 在SRIO傳輸中發(fā)生了重大的延遲;
? 需要并行實(shí)現(xiàn)透平編碼。
這里的主要問題在于,延時和數(shù)據(jù)速率要求特別地給利用單一SRIO鏈路的協(xié)處理方法帶來了挑戰(zhàn),因為對于20MHz帶寬的情形它招致高達(dá)400us的延遲,這已經(jīng)是可用處理時間的40%。
為了解決延遲問題,采用基于FPGA的預(yù)處理方法來取代FPGA作為協(xié)處理器方法。這意味著需要在FPGA中實(shí)現(xiàn)完整的PHY層處理,而DSP處理器擔(dān)當(dāng)控制器并完成更高層的各種功能。如圖10.0所示。利用對DSP處理器的預(yù)處理方法,DSP處理器會取代網(wǎng)絡(luò)處理器或把網(wǎng)絡(luò)處理器功能減少至僅僅做集中的PDCP處理以及回程接口。采用這一方法的另一個優(yōu)勢就是FPGA可以被用于MAC加速功能以補(bǔ)償在DSP上存在的低控制代碼性能。另外的方法就是采用FPGA作為對網(wǎng)絡(luò)處理器的預(yù)處理器,如圖11.0所示。
圖10.0 利用DSP架構(gòu)實(shí)現(xiàn)的FPGA預(yù)處理

圖11.0 利用網(wǎng)絡(luò)處理器架構(gòu)實(shí)現(xiàn)的FPGA預(yù)處理
總而言之,這兩種方法除了克服延遲問題之外,具有若干優(yōu)勢,如為將來規(guī)范的各種變化做好準(zhǔn)備。
5. Xilinx LTE基帶參考解決方案
賽靈思近在巴塞羅納舉行的Mobile World Congress 2008上演示了面向PDSCH的、符合3GPP LTE標(biāo)準(zhǔn)的LTE基帶下行鏈路解決方案。
該參考解決方案由各種相關(guān)的賽靈思LTE IP核組成,包括透平編碼/解碼、速率匹配、具有循環(huán)前綴插入以及QAM映射器和去映射器的FFT/iFFT。該參考解決方案的下行發(fā)送和接收鏈如圖5.0所示。這一參考解決方案也適合對面向LTE的、業(yè)已開發(fā)完成的各種IP核[3]提供系統(tǒng)級驗證。
在高于10 MHz的帶寬上,賽靈思成功地演示了遠(yuǎn)遠(yuǎn)高于100Mbps的視頻流。這一成功的演示所采用的面向視頻流的參考應(yīng)用,是基于運(yùn)行在一臺個人電腦主機(jī)上的開放源視頻局域網(wǎng)服務(wù)器(VideoLan Server)。LTE基帶參考解決方案位于兩個近發(fā)布的ML507板上。每一塊板通過千兆位以太網(wǎng)鏈路與主PC通信。由主PC發(fā)出的UDP數(shù)據(jù)包首先由三態(tài)以太網(wǎng)MAC模塊(TEMAC)處理,隨后經(jīng)過輕量IP堆棧(LWIP),才進(jìn)入LTE基站參考解決方案的發(fā)射(TX)模塊。來自TX模塊的I/Q 數(shù)據(jù)通過用于處理的Aurora鏈路,被輸出至具有LTE接收(RX)功能鏈的另一塊ML507板上。
圖12.0顯示了在MWC 2008上的設(shè)置,而圖13.0描繪了賽靈思LTE基帶參考設(shè)計演示平臺的各個模塊。

圖12.0 賽靈思LTE基帶參考設(shè)計演示
隨著LTE基帶參考設(shè)計的發(fā)布,賽靈思再次證明了在無線解決方案領(lǐng)域的領(lǐng)導(dǎo)地位,并進(jìn)一步致力于支持基站供應(yīng)商開發(fā)滿足更高比特率、更低延遲以及更高靈活性(由于目前LTE標(biāo)準(zhǔn)的不斷演進(jìn),這一點(diǎn)特別重要)的LTE解決方案。

圖13.0 賽靈思LTE基帶參考設(shè)計系統(tǒng)結(jié)構(gòu)圖
關(guān)鍵詞:面向3G LTE基站設(shè)計的預(yù)處理解決方案