1引言

　　ADSP-BF533處理器是AD公司生產(chǎn)的Blackfin系列數(shù)字信號(hào)處理器產(chǎn)品的成員。基于ADSP-BF533的系統(tǒng)實(shí)現(xiàn)了DSP的基本功能，在科研、教學(xué)和工程等領(lǐng)域有著廣泛的應(yīng)用。主要介紹了基于ADSP-BF533的系統(tǒng)硬件電路設(shè)計(jì)方案，包括電源電路、時(shí)鐘電路、復(fù)位電路、存儲(chǔ)器擴(kuò)展電路和JTAG接口電路，并闡述了在電路設(shè)計(jì)過程中需要注意的事項(xiàng)，為DSP技術(shù)的應(yīng)用提供了一個(gè)良好的平臺(tái)。

　　ADSP BF533 是ADI 公司推出的嵌入式多媒體處理器，擁有運(yùn)算頻率高達(dá)750 MHz 的DSP 內(nèi)核；采用ADI公司與Intel 公司共同開發(fā)的MSA 體系結(jié)構(gòu)[（微信號(hào)結(jié)構(gòu)） ,這種結(jié)構(gòu)采用了一個(gè)綜合的信號(hào)處理和控制指令集。這樣處理器就不僅是帶有增強(qiáng)指令集的DSP ,也不僅是帶有2 個(gè)算術(shù)邏輯單元的MCU ,而是為同時(shí)運(yùn)行控制指令和算術(shù)指令而進(jìn)行優(yōu)化的處理器結(jié)構(gòu),集DSP 和MCU功能于一身，從而消除了傳統(tǒng)的多個(gè)不同處理器之間聯(lián)系的復(fù)雜性。ADSP BF533 處理器具有以下特點(diǎn)：

　?、偬幚砥髦С峙c分級(jí)存儲(chǔ)結(jié)構(gòu)相結(jié)合的改進(jìn)型哈佛結(jié)構(gòu)，時(shí)鐘頻率為600 MHz , 峰值處理能力為1. 2GMIPS。通過對(duì)工作頻率及電壓的動(dòng)態(tài)調(diào)節(jié)可實(shí)現(xiàn)極低的功耗。動(dòng)態(tài)電源管理完全是由軟件實(shí)時(shí)控制的，可以在運(yùn)行時(shí)隨時(shí)改變內(nèi)核電源，以降低功耗，效果非常明顯。

　?、贏DSP BF533 DSP 內(nèi)核包括2 個(gè)40 位的算術(shù)邏輯單元（ALU） 、2 個(gè)乘法器累加器（MAC） 、4 個(gè)視頻ALU和1 個(gè)移位器。ADSP BF533 的硬件結(jié)構(gòu)具有很高的并行性和運(yùn)算能力，可以進(jìn)行雙16 位數(shù)的加減、交叉和移位運(yùn)算，在設(shè)計(jì)中可以提高運(yùn)算速度，并使復(fù)數(shù)運(yùn)算大大簡(jiǎn)化。

　?、厶幚砥鞯闹噶罴舜罅康倪\(yùn)算指令，可以快速執(zhí)行固定點(diǎn)和小數(shù)運(yùn)算，如乘加器和MAC shift 指令等。

　?、芴幚砥骺梢詫?shí)現(xiàn)零開銷硬件循環(huán)，其效率比通過條件分支返回循環(huán)起點(diǎn)的方式高得多。

　?、萏幚砥鲗⒊山M的寄存器與函數(shù)單元相關(guān)聯(lián)，從而加快了運(yùn)行速度、降低了功耗。例如，Blackfin 處理器既有運(yùn)算寄存器或d2reg 寄存器，又有地址寄存器或preg 寄存器。

　?、轉(zhuǎn)MA 數(shù)據(jù)的重排功能可以優(yōu)化圖像數(shù)據(jù)在內(nèi)存中的存儲(chǔ)，這不僅可以提高內(nèi)部存儲(chǔ)空間的利用效率，也可以提高數(shù)據(jù)的傳輸效率。雖然圖像數(shù)據(jù)的傳輸也可由軟件實(shí)現(xiàn)，但會(huì)消耗大量的CPU 時(shí)鐘周期，從而使DSP的高速性能難以發(fā)揮，而由DMA 來完成同樣的工作卻不占用CPU 的時(shí)鐘周期。

　　2系統(tǒng)總體設(shè)計(jì)

　　系統(tǒng)是由保證處理器可靠工作所必須的基本電路組成的，主要包括電源電路、時(shí)鐘電路、復(fù)位電路、SDRAM、FLASH存儲(chǔ)器和JTAG接口電路組成，其硬件框圖如圖1所示。

　　2.1 電源電路

　　BF-533外部IO供電電壓為3.3 V，內(nèi)核供電電壓為1.2 V。因此，系統(tǒng)采用雙電源輸出方案，采用TPS73HD301作為電源芯片，典型輸入電壓為+5 V，輸出電壓為+3.3 V和+1.2 V，每個(gè)輸出可提供750 mA的電流。TPS73HD301具有電壓監(jiān)控功能，以保證被供電芯片在一個(gè)恒壓下正常工作。他為每一路電壓輸出提供一個(gè)復(fù)位輸出口，當(dāng)他檢測(cè)到輸出的電壓為欠壓狀態(tài)時(shí)，與那個(gè)輸出電壓相對(duì)應(yīng)的RESET管腳將輸出一個(gè)低電平，以啟動(dòng)系統(tǒng)復(fù)位。其電路如圖2所示。

　　2.2 時(shí)鐘電路

　　BF-533可以使用外部時(shí)鐘，也可以使用內(nèi)部振蕩電路。當(dāng)使用外部時(shí)鐘時(shí)，應(yīng)將此外部時(shí)鐘連接到DSP的CLKIN引腳，且XTAL引腳懸空。本系統(tǒng)采用的是內(nèi)部振蕩電路外接晶振的方式，晶振連接到CLKIN和XTAL之間，并與兩個(gè)電容相連，如圖3所示。

　　2.3 復(fù)位電路

　　手動(dòng)復(fù)位是系統(tǒng)常用的功能，本系統(tǒng)采用專用復(fù)位芯片IMP811實(shí)現(xiàn)手動(dòng)復(fù)位，如圖3所示。

　　2.4 JTAG接口電路

　　BF-533提供了一個(gè)1EEE 11 49.1 JTAG測(cè)試訪問端口。通過此端口，仿真器能夠訪問DSP的內(nèi)部，允許開發(fā)者裝載代碼，設(shè)置斷點(diǎn)，觀察變量和寄存器。本系統(tǒng)采用14針接口的標(biāo)準(zhǔn)，如圖4所示。

　　2.5 SDRAM

　　SDRAM（同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器）具有隨機(jī)讀寫速度快，寫入數(shù)據(jù)之前不需要進(jìn)行擦除的特點(diǎn)，在嵌入式系統(tǒng)中成為不可缺少的存儲(chǔ)設(shè)備之一。本系統(tǒng)采用HY57V561620，其容量為32 MB，頻率為133 MHz。ADSP-BF533支持與SDRAM的無縫連接，SDRAM的地址映射為OX00000000～OX080000000，其連接方法如圖5所示。

　　對(duì)于SDRAM可以采用以下程序進(jìn)行測(cè)試：

　　該程序?qū)?x2000000個(gè)數(shù)寫入SDRAM，在Visual DSP++的BLACKFIN Memory窗口可以觀察到SDRAM的數(shù)據(jù)寫入情況，以驗(yàn)證寫入是否正確。

　　2.6 FLASH存儲(chǔ)器

　　ADSP-BF533具有3種引導(dǎo)模式，如表1所示。當(dāng)上電復(fù)位或者軟件初始化復(fù)位后，處理器采樣復(fù)位配置寄存器BMODE引腳，執(zhí)行引導(dǎo)功能。無論采取何種引導(dǎo)模式，都要從外部存儲(chǔ)器設(shè)備首先讀取一個(gè)10個(gè)字節(jié)的頭。這個(gè)頭指定將被傳輸?shù)淖止?jié)數(shù)量和存儲(chǔ)器的目的地址。多存儲(chǔ)器模塊可被任何引導(dǎo)次序裝載，一但所有模塊被裝載，程序從L1指令SRAM的起始部分開始執(zhí)行指令。

　　本系統(tǒng)采用NOR FLASH作為引導(dǎo)代碼存儲(chǔ)器，選用容量為1 MB的AM29LV800D，將其接在BF-533異步存儲(chǔ)空間的BANK0上，其地址范圍為0x20000000～0x20100000，電路如圖6所示。

　　3系統(tǒng)設(shè)計(jì)注意事項(xiàng)

　?。?）對(duì)于沒有用到的DSP引腳，應(yīng)將其拉高、拉低，或者定義成輸出端，例如如果nBR，ARDY引腳不用時(shí)應(yīng)拉高，RTXI，NMI引腳不用時(shí)應(yīng)拉低。

　?。?）在電路板設(shè)計(jì)中，應(yīng)在電源和地之間合理分布去耦電容，以濾除噪聲，提高系統(tǒng)的穩(wěn)定性。

　?。?）盡量縮短高頻信號(hào)的走線，時(shí)鐘和負(fù)載的連線盡量短而粗，并且晶振下面不要走線。

　　4 結(jié) 語

　　系統(tǒng)可以直接作為部件應(yīng)用與工程和科研中，具有良好的通用性和可擴(kuò)展性。在系統(tǒng)的基礎(chǔ)上，可以很方便地進(jìn)行二次開發(fā)和功能擴(kuò)展，能夠縮短開發(fā)周期，降低開發(fā)成本。本文實(shí)現(xiàn)了系統(tǒng)的基本功能，介紹了各模塊的硬件電路，為DSP應(yīng)用技術(shù)的研究提供了一個(gè)良好的平臺(tái)。