基于DM642的多路音/視頻采集處理的硬件設(shè)計(jì)
出處:國外電子元器件 發(fā)布于:2011-06-08 10:17:22
l 引言
視頻監(jiān)控系統(tǒng)是安全防范系統(tǒng)的重要組成部分,也是一種防范能力較強(qiáng)的綜合系統(tǒng)。視頻監(jiān)控系統(tǒng)以其直觀、方便、信息內(nèi)容豐富而廣泛應(yīng)用于許多領(lǐng)域。近年來,隨著計(jì)算機(jī)、網(wǎng)絡(luò)及圖像處理、傳輸技術(shù)的飛速發(fā)展,視頻監(jiān)控技術(shù)也得到長足的進(jìn)步,集多媒體技術(shù)、數(shù)字圖像處理和遠(yuǎn)程網(wǎng)絡(luò)傳輸?shù)燃夹g(shù)為一體的多媒體數(shù)字監(jiān)控系統(tǒng)正在逐步取代傳統(tǒng)的模擬視頻監(jiān)控系統(tǒng)。目前,市場上專用的視頻壓縮電路只能實(shí)現(xiàn)一種壓縮算法,靈活性和可擴(kuò)展性較差,基本不具備在此基礎(chǔ)上進(jìn)行二次開發(fā)的能力;各種基于ISA、PCI等總線的圖形采集卡也能在市場上買到,但價(jià)格較貴,且處理功能簡單,二次開發(fā)效率低,不能很好地滿足用戶的特殊需要。
為了適應(yīng)多媒體通信技術(shù)的發(fā)展,美國德州儀器公司推出一款針對(duì)視頻和圖像解決方案的TMS320DM642型高性能數(shù)字媒體處理器,它是TI公司C6000系列DSP中的定點(diǎn)DSP,其是C6416型高性能數(shù)字信號(hào)處理器,具有極強(qiáng)的處理性能、高度的靈活性和可編程性,同時(shí)外圍集成了非常完整的音頻、視頻和網(wǎng)絡(luò)通信等設(shè)備及接口,特別適用于機(jī)器視覺、醫(yī)學(xué)成像、網(wǎng)絡(luò)視頻監(jiān)控、數(shù)字廣播以及基于數(shù)字視頻/圖像處理的消費(fèi)類電子產(chǎn)品等高速DSP應(yīng)用領(lǐng)域。
2 DM642簡介
DM642DM采用第二代高性能、先進(jìn)的超長指令字velociTI.2結(jié)構(gòu)的DSP核及增強(qiáng)的并行機(jī)制,在720 MHz的時(shí)鐘頻率下,其處理性能為5 760Ml/s,使得該款DSP成為數(shù)字媒體解決方案的產(chǎn)品。它不僅擁有高速控制器的操作靈活性,而且具有陣列處理器的數(shù)字處理能力。DM642的外圍集成了非常完整的音頻、視頻和網(wǎng)絡(luò)通信接口,主要包括:
3個(gè)可配置的視頻端口(VPORTO-2),能夠與通用的視頻編、解碼器實(shí)現(xiàn)無縫連接,支持多種視頻分辨率及視頻標(biāo)準(zhǔn),支持RAW視頻輸入/輸出、傳輸流模式;1個(gè)10/100Mb/s以太網(wǎng)接口(EMAC),符合IEEE 802.3標(biāo)準(zhǔn);1個(gè)多通道帶緩沖音頻串行端口(McASP),支持I2S、DIT、S/PDIF、IEC60958-1、AES-3、CP-430等音頻格式;2個(gè)多通道帶緩沖串行端口(McBSP),采用RS232電平驅(qū)動(dòng);1個(gè)VCXO內(nèi)插控制單元(VIC),支持音/視頻同步;1個(gè)32位、66MHz、3.3 V主/從PCI接口,遵循PCI2.2規(guī)范;1個(gè)用戶可配置的16/32位主機(jī)接口(HPI);1個(gè)16位通用輸入/輸出端口(GPIO);1個(gè)64位外部存儲(chǔ)器接口(EMIF),能夠與大多數(shù)異步存儲(chǔ)器(SRAM、EPROM)及同步存儲(chǔ)器(SDRAM、SBSRAM、ZBT SRAM、FIFO)無縫連接,可尋址外部存儲(chǔ)器空間為1 024MB;1個(gè)具有64路獨(dú)立通道的增強(qiáng)型直接內(nèi)存訪問控制器(EDMA);1個(gè)數(shù)據(jù)管理輸入/輸出模塊(MDIO);1個(gè)I2C總線模塊;3個(gè)32位通用定時(shí)器;1個(gè)符合IEEE 1149.1標(biāo)準(zhǔn)的JTAG接口及子板接口等。有關(guān)DM642的詳細(xì)性能介紹請(qǐng)參照其數(shù)據(jù)手冊(cè)。
3 系統(tǒng)功能與硬件電路設(shè)計(jì)
3.1 系統(tǒng)總體結(jié)構(gòu)
系統(tǒng)總體結(jié)構(gòu)如圖1所示,圖像采集和預(yù)處理單元主要完成圖像信號(hào)的輸入,具有多路信號(hào)復(fù)用功能,對(duì)輸入的模擬視頻信號(hào)進(jìn)行數(shù)字化及格式的轉(zhuǎn)變。FPGA控制系統(tǒng)的邏輯和圖像數(shù)據(jù)的流向,并且可對(duì)DM642輸出的圖像數(shù)據(jù)進(jìn)行加工,進(jìn)而輸出到圖像編碼單元。圖像處理單元采用DM642進(jìn)行高速數(shù)據(jù)處理和分析。圖像編碼單元對(duì)圖像數(shù)據(jù)進(jìn)行編碼,形成標(biāo)準(zhǔn)的模擬視頻信號(hào),可以直接輸出到顯示設(shè)備上。

對(duì)于4路視頻和4路音頻信號(hào),CPU在1個(gè)時(shí)刻只能處理1路數(shù)據(jù),DM642片外位于EMIF的CEO地址空間擴(kuò)展了2個(gè)4 Mx32 bit的SDRAM,可分別存放圖像采集數(shù)據(jù)和圖像處理數(shù)據(jù),以提高數(shù)據(jù)采集和存儲(chǔ)速度。
3.2 視頻口接口設(shè)計(jì)
DM642有3個(gè)視頻口,每個(gè)都可以配置為上下2個(gè)通道,但2個(gè)通道必須同時(shí)為視頻輸入口或輸出口。結(jié)合實(shí)際應(yīng)用,DM642帶了4路模擬視頻輸入(cif格式,分辨率為352288)和1路模擬視頻輸出。
VPO A通道配置為8-bit BT.656視頻輸入或輸出口,接通道視頻輸入或視頻輸出。VPl A通道配置為8-bit BT.656視頻輸入口,接第二通道視頻輸入。VP2 A和B通道配置為2個(gè)8-bit BT.656視頻輸入口,接第三和第四通道視頻輸入。VP0和VPI的B通道配置為MCASP,接4個(gè)音頻Codec。
TVP5150型視頻編碼器支持PAL/NTSC、CVBS或Y/C模擬視頻輸入,8-bit BT.656數(shù)字視頻數(shù)據(jù)流輸出。SAA7105型視頻解碼器支持8-bit BT.656數(shù)字視頻數(shù)據(jù)流輸入,PAL/NTSC CVBS或Y/C模擬視頻輸出。通過DM642的I2C總線對(duì)視頻編/解碼器的內(nèi)部寄存器進(jìn)行編程,實(shí)現(xiàn)不同的輸入輸出。DM642和TVP5150的對(duì)應(yīng)引腳功能見表1。

視頻編解碼器的參數(shù)通過I2C總線配置,由于TVP5150的I2C從地址只有2種選擇,因此需要用CBT3257型2選l轉(zhuǎn)換開關(guān)來切換。
作為視頻輸入口時(shí),視頻數(shù)據(jù)的行/場同步又包含BT.656數(shù)字視頻數(shù)據(jù)流中的EAV和SAV時(shí)基信號(hào)控制,視頻口只需視頻采樣時(shí)鐘和采樣使能信號(hào)(控制采樣起始),TVP5150用系統(tǒng)時(shí)鐘SCLK提供采樣時(shí)鐘,用可編程引腳GPCL提供采樣使能。作為視頻輸出口時(shí),視頻口要為SAA7105提供時(shí)鐘和行/場同步信號(hào)。
在視頻輸出電路中,J1、J2、J3可配置成RGB輸出信號(hào),J2、J3可連接S端子,J1、J2、J3、J4、J5可直接輸出到電腦的顯示器上。具體接口電路如圖2和圖3所示。DM642與SAA7105的對(duì)應(yīng)引腳功能見表2所列。

3.3 多通道音頻串口的接口設(shè)計(jì)
筆者采用了4路模擬音頻輸入和1路模擬音頻輸出,采用TLV320AIC23B型音頻編/解碼器,它支持麥克風(fēng)/立體聲模擬輸入/輸出和數(shù)字音頻數(shù)據(jù)流輸出/輸入。
PLLl708型可編程視頻/音頻同步數(shù)字鎖相環(huán)給McASP和TLV320AIC23B提供時(shí)鐘信號(hào),SCK02端口接McASP的AHCLKX,SCK03端口接TLV320AIC23B的主時(shí)鐘MCLK。PLLl708的時(shí)鐘輸入為27 MHz。DM642與TLV320AIC23B的對(duì)應(yīng)引腳功能見表3。

AIC23B數(shù)據(jù)口配置為從,McASP的8個(gè)收/發(fā)引腳配置為4收/4發(fā),分別接4個(gè)編解碼器的Dout/Din。McASP的接收幀同步配置為輸出,同時(shí)給4個(gè)編解碼器的LRCout。McASP的發(fā)送幀同步配置為輸出,同時(shí)給4個(gè)編解碼器的LRCin。McASP的發(fā)送位時(shí)鐘ACLKX配置為輸出(由AHCLKX分頻),同時(shí)給4個(gè)編解碼器的BCLK。AIC23B的控制口配置為I2C,由CBT3257型2選1開關(guān)來切換。具體電路如圖4所示。

另外,給DM642供電時(shí)應(yīng)注意CPU的上電次序:CHU內(nèi)核應(yīng)先于I/O上電,后于I/O掉電,CPU內(nèi)核與I/0應(yīng)盡可能同時(shí)供電,二者的時(shí)差不能太大(<1 s),否則會(huì)影響器件的壽命或損壞器件。用可編程時(shí)鐘電路可很好地解決整個(gè)電路的時(shí)鐘問題。
4 系統(tǒng)軟件設(shè)計(jì)
系統(tǒng)軟件包括系統(tǒng)初始化設(shè)置、圖像處理算法和屏幕疊加程序,具體軟件流程如圖5所示。

4.1 系統(tǒng)初始化設(shè)置程序
對(duì)整個(gè)硬件系統(tǒng)進(jìn)行初始化,其中包括DM642的上電初始化、DM642的寄存器和系統(tǒng)配置引腳的設(shè)置、利用I2C總線對(duì)TVP5150和SAA7105進(jìn)行寄存器設(shè)置。
DM642的引導(dǎo)模式為從EMIFA引導(dǎo),把引腳AEA[22:21]設(shè)置為ll,其他配置引腳的初始化設(shè)置為默認(rèn)值。外圍配置寄存器(PERCFG)用于對(duì)控制視頻口、多通道緩沖串口、多通道音頻串口進(jìn)行配置,初始化為0x0000 0079h。設(shè)備狀態(tài)寄存器(DEVS-TAT)用于控制電路各個(gè)外圍設(shè)備的狀態(tài):EMAC、HPI、PCI、CPU時(shí)鐘頻率選擇模式、電路引導(dǎo)模式、EMIFA輸入時(shí)鐘的選擇,初始化為0x0000 005Ch。
4.2 圖像處理程序
對(duì)采集的圖像數(shù)據(jù)進(jìn)行處理和分析,對(duì)視頻流進(jìn)行格式轉(zhuǎn)換,可以是復(fù)合視頻或分量視頻,也可以壓縮存儲(chǔ)以便于此后的瀏覽。
4.3 屏幕疊加程序
把FPGA內(nèi)部FIFO中的數(shù)據(jù)和視頻口輸出的數(shù)據(jù)混和完成屏幕顯示的功能。屏幕疊加有幾種方式,背景為透明的、半透明的、不透明的,疊加的位置也可任意設(shè)置,只需修改疊加圖像的起始點(diǎn)坐標(biāo),把相應(yīng)的圖像信息加到對(duì)應(yīng)的視頻圖像隊(duì)列中。
4.4 視/音頻信號(hào)采集存儲(chǔ)與圖像數(shù)據(jù)讀取程序
對(duì)于4路視頻信號(hào)和4路音頻信號(hào),CPU在1個(gè)時(shí)刻只能處理1路數(shù)據(jù),因此在DM642片外擴(kuò)展了2個(gè)4Mx32bit的SDRAM,在系統(tǒng)工作的任一時(shí)刻,一個(gè)用于圖像的采集,采集部分向該存儲(chǔ)區(qū)寫圖像數(shù)據(jù),另一個(gè)用于外部對(duì)圖像數(shù)據(jù)的讀取,DSP可以讀取該存儲(chǔ)區(qū)中的圖像數(shù)據(jù)。雙SDRAM結(jié)構(gòu)的重要特點(diǎn)是DSP對(duì)存儲(chǔ)區(qū)的數(shù)據(jù)操作是來回切換的。當(dāng)A/D轉(zhuǎn)換數(shù)據(jù)寫滿SDRAM-l時(shí),F(xiàn)PGA會(huì)向DSP發(fā)出中斷信號(hào),此時(shí),在DSP讀取SDRAM-l中數(shù)據(jù)的同時(shí),A/D轉(zhuǎn)換數(shù)據(jù)寫入SDRAM-2,當(dāng)SDRAM-2中的數(shù)據(jù)寫滿時(shí),F(xiàn)PGA向DSP發(fā)出中斷信號(hào),此時(shí)DSP讀取SDRAM-2中的數(shù)據(jù),同時(shí),A/D轉(zhuǎn)換數(shù)據(jù)寫入SDRAM-l,如此交替,實(shí)現(xiàn)數(shù)據(jù)的寫入與讀取同時(shí)進(jìn)行。由于DSP讀取SDRAM中數(shù)據(jù)的速度遠(yuǎn)遠(yuǎn)大于A/D轉(zhuǎn)換寫入數(shù)據(jù)的速度,因而允許采集與外部訪問同時(shí)進(jìn)行,采用2個(gè)存儲(chǔ)區(qū)操作的乒乓式切換滿足數(shù)據(jù)實(shí)時(shí)交換的要求。
由于DSP對(duì)存儲(chǔ)區(qū)的數(shù)據(jù)操作是來回切換的,因此需要采用中斷來實(shí)現(xiàn)取數(shù)。具體實(shí)現(xiàn)是在DSP內(nèi)部設(shè)置中斷,這里選用INT6作為中斷觸發(fā)引腳。當(dāng)外部中斷信號(hào)到來時(shí),則相應(yīng)中斷服務(wù)程序執(zhí)行中斷響應(yīng)。
5 結(jié)束語
本系統(tǒng)能夠同時(shí)處理4路CIF格式的數(shù)字視頻,并且可以動(dòng)態(tài)切換,總采樣速率可達(dá)100幀/秒,每路速率為25幀/秒,可以完全保證圖像實(shí)時(shí)采集。
對(duì)圖像的疊加有多種方法,疊加的位置也可通過修改疊加圖像的起始點(diǎn)坐標(biāo)來進(jìn)行任意設(shè)置。DM642還具有網(wǎng)絡(luò)接口,可以對(duì)輸出的視頻信號(hào)進(jìn)行壓縮并由網(wǎng)絡(luò)實(shí)時(shí)傳輸。
基于DM642的圖像采集處理系統(tǒng)能廣泛應(yīng)用于機(jī)頂盒、IP可視電話、網(wǎng)絡(luò)視頻會(huì)議等領(lǐng)域。
參考文獻(xiàn):
[1]. PCI datasheet http://m.58mhw.cn/datasheet/PCI_1201469.html.
[2]. TMS320DM642 datasheet http://m.58mhw.cn/datasheet/TMS320DM642_14462.html.
[3]. RS232 datasheet http://m.58mhw.cn/datasheet/RS232_585128.html.
[4]. EPROM datasheet http://m.58mhw.cn/datasheet/EPROM_1128137.html.
[5]. TVP5150 datasheet http://m.58mhw.cn/datasheet/TVP5150_665572.html.
[6]. SAA7105 datasheet http://m.58mhw.cn/datasheet/SAA7105_1097495.html.
[7]. CBT3257 datasheet http://m.58mhw.cn/datasheet/CBT3257_212808.html.
[8]. TLV320AIC23B datasheet http://m.58mhw.cn/datasheet/TLV320AIC23B_10162.html.
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫電子市場網(wǎng)”的所有作品,版權(quán)均屬于維庫電子市場網(wǎng),轉(zhuǎn)載請(qǐng)必須注明維庫電子市場網(wǎng),http://m.58mhw.cn,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個(gè)人從本網(wǎng)轉(zhuǎn)載時(shí),必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題,請(qǐng)?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- 掌握 DSP:原理剖析與應(yīng)用實(shí)踐2025/5/8 14:03:24
- 模糊邏輯在 DSP 上實(shí)時(shí)執(zhí)行2023/7/25 17:13:30
- 多速率DSP及其在數(shù)模轉(zhuǎn)換中的應(yīng)用2023/6/12 15:28:52
- 使用 DSP 加速 CORDIC 算法2023/3/29 15:46:30
- 高速DSP系統(tǒng)的信號(hào)完整性2022/9/26 16:45:38









