扭振廣泛存在于各種回轉軸系中，比如內燃機曲軸、發(fā)電機、齒輪傳動鏈等。就內燃機軸系而言，嚴重的扭振會導致動力裝置的部件斷裂，造成不可估計的財產損失和人員傷亡。所以對扭振的動態(tài)測量和監(jiān)控一直為人們所重視。

　　SOPC是一種特殊的嵌入式系統(tǒng)。首先它是片上系統(tǒng)（SOC），即由單個芯片完成整個系統(tǒng)的主要邏輯功能；其次，它是可編程系統(tǒng)，具有靈活的設計方式，可裁減、可擴充、可升級，并具備軟硬件在系統(tǒng)可編程的功能。它將CPU、存儲器、I／0接口、DSP模塊)以及鎖相環(huán)(PLL)等系統(tǒng)設計所必需的模塊集成到一片FPGA上，使所設計的電路在規(guī)模、功耗、產品維護等多方面實現化。

　　1 扭振監(jiān)測原理及方法

　　軸系在旋轉時若沒有扭振，則軸的各瞬時速度都等于其平均速度，傳感器輸出的每齒一個脈沖信號的重復周期是相同的。當軸系發(fā)生扭振時，相當于在軸系平均速度上疊加了一個扭振的波動，于是傳感器輸出的脈沖序列就不再是均勻間隔了，而是一個載波頻率被扭振信號調制的調頻信號。這個調頻信號可以用脈沖記數法進行解調。設軸系旋轉一周的時間為tc，則平均速度為齒輪的齒數為N，再測出轉n個齒的時間為tn，tn在時間內軸系的扭角為

　　所以只需測出tn和tc就可算出相應各￡。的扭角θn。

　　信號的拾取可采用光電編碼器。將光電編碼器的光柵碼盤安裝在轉軸上，且與轉軸同心，當軸系轉動時光柵盤與軸同速旋轉，經發(fā)光二極管等電子元件組成的檢測裝置輸出若干脈沖信號，對脈沖信號計數，并通過計算就可得出θn。

　　2 扭振信號監(jiān)測系統(tǒng)的設計及實現

　　2.1 系統(tǒng)結構及板級硬件設計

　　扭振信號測監(jiān)系統(tǒng)的總體結構，如圖1所示。

　　系統(tǒng)采用FP—GA—CycloneⅡ系列的EP2C35實現SOPC系統(tǒng)設計。系統(tǒng)硬件主要包括FPGA上的NiosⅡ處理器系統(tǒng)、FPGA外的接口和外設兩部分。NiosⅡ處理器系統(tǒng)由基于Avalon Bus的NiosⅡCPU、串行接口、PIO、存儲器控制器、定時器以及片上RAM等IP組成。

　　外設包括：信號拾取整形模塊、USB—Blaster-模塊、Flash、SDRAM、L鍵盤等。上位PC用軟件接收RS232發(fā)送的連續(xù)采樣數據，解碼出需求的數據進行分析。4個按鍵開關和PS／2，用于控制信號采樣和數據發(fā)送。系統(tǒng)通過PIO可實現對整形模塊、鍵盤、LCD等外設的控制。存儲器控制器分別與片外Flash和SDRAM連接，實現對存儲器的訪問。

　　2.2 系統(tǒng)硬件定制

　　2.2.1 FPGA硬件模塊設計

　　硬件電路板測試完成后，需要設計FPGA硬件模塊實現數據采集。模塊各端口如表1所示，信號采集仿真波形，如圖2所示。輸出信號中所有光電編碼器時間是系統(tǒng)時鐘個數的計數值。通過軟件模塊計算得到平均扭角、瞬時扭角以及誤差。

　　如圖2所示，當in_en高有效時，在WrestFlap_one上升沿，寄存器gride_cnt加l，同時gride_time，circl_time開始計算。當gride_cnt一圈數完時，circl_time輸出上一圈的總時間。在WrestFlap_one下降沿，gride_en輸出使能采樣信號，高有效，此信號做為后端FIFO寫使能信號。

　　2.2.2 SOPC硬件模塊加載及系統(tǒng)構成

　　在SOPC Builder中進行扭振測量系統(tǒng)配制。添加Ahera自有的豐富IP核，選擇SOPC Builder生成HDL代碼的類型為Verilog，選擇芯片EP2C35，確定系統(tǒng)工作頻率，配制處理器選項，配制外圍設備，安排存儲器地址和范圍，為外圍設備和接口設置所需的中斷優(yōu)先級。為了優(yōu)化硬件設計，系統(tǒng)采用用戶自定義外設模塊。SOPC Build所用模塊如下：

　　① NIOS II Processor CPU；

　?、?tri_state_bridge(Avalon連接總線)；

　?、?lcd_16207_0(LCD顯示)；

　?、?sdram，cfi_flash(存儲器)；

　　⑤ button_pio，switch_pio(輸入控制端口)；

　?、?Dma(傳輸控制)。

　　2.2.3 用戶自定義外設設計

　　系統(tǒng)設計自定義模塊是Avalon流模式采集輸入控制器。Avalon流模式采集輸入控制器硬件結構，控制器模塊分為采集模塊與HFO傳輸模塊兩部分。采集模塊實現數據的采集，其輸入接口有：write_clk(寫時鐘)、write_en(寫使能)與sample_data(16位數據總線)。掛在Avalon總線上的接口有FIFO Q[15：0](數據輸出總線)、chipselect(片選信號)、read_req(讀請求信號)、address(Avalon總線地址)read_empty(讀空信號)、read_clk(讀時鐘)。

　　系統(tǒng)采用光電編碼每格有效信號作為寫使能控制向FIFO寫數據，讀請求信號read_req由總線發(fā)出，經過read_empty控制DMA取FIFO中數據時間，在read_empty低電平期間取FIFO中數據。其時序見圖4，其中Dataavailable信號接FIFO輸出的空信號。仿真波形如圖5所示。

　　設計完成后啟動SOPC Builder的Generate生成用于綜合和仿真的文件，在QuarusⅡ中鎖定端口引腳，對生成的處理器系統(tǒng)進行仿真、綜合、適配并且到FPGA中。

　　2.3 系統(tǒng)軟件設計

　　系統(tǒng)軟件共有數據采集模塊、數據存儲計算模塊、UART數據發(fā)送控制模塊和LCD顯示控制模塊。系統(tǒng)軟件流程如圖6所示。數據采集模塊有開關使能。開關鍵有效且處于有效采樣信號下時，系統(tǒng)開始接收由光電編碼器經整形電路采集到的脈沖信號，每次采樣信號有效時，采樣次數則加一，系統(tǒng)共可采集8 000格數據。

　　數據存儲計算模塊根據采集到的數據計算出瞬時扭角，平均扭角和誤差。同時數據發(fā)送模塊通過按鍵組控制向上位PC機發(fā)送這3種數據，并由LCD控制模塊以二行形式顯示，通過按鍵控制進行刷新顯示。

　　3 結束語

　　基于SOPC技術的扭振監(jiān)測信號動態(tài)分析范圍較大，可以在高低轉速的軸系之間快速切換，若與數據庫技術結合，可以實現檢測、分析和監(jiān)控告警一體化。這種監(jiān)測系統(tǒng)適用于各種回轉軸系系統(tǒng)，如內燃機曲軸、發(fā)電機、齒輪傳動鏈等，具有廣闊的應用前景。