基于DSP的π/4-DQPSK調(diào)制快速位定時捕獲算法的設(shè)計與實(shí)現(xiàn)
出處:電子技術(shù)應(yīng)用 發(fā)布于:2011-06-27 12:52:49
貝爾實(shí)驗(yàn)室P.A.Baker在1862年首次提出π/4-DQPSK。π/4-DQPSK作為一種線性窄帶數(shù)字調(diào)制技術(shù),同其他恒包絡(luò)調(diào)制技術(shù)相比,有更高的頻譜利用率和抗衰落、抗多徑效應(yīng)和遮蔽效應(yīng)。美國Qualcomm公司推出的個衫CDMA系統(tǒng)(Q-CDMA系統(tǒng))就將其作為調(diào)制方式。但是有一個問題,在移動通信中,由于電臺載體的快速運(yùn)動,接受信號中存在較大的多普勒頻移。因此如何解決準(zhǔn)確、快速進(jìn)行信號能量檢測、多普勒頻稱校正和位定時信號的捕獲與跟蹤成為正確檢測信號成為了關(guān)鍵。
文獻(xiàn)[3]提出的MPSK差分檢測算法較具代表性:先利用突發(fā)幀報頭的CR(Carrier Recovery)信號獲取載波誤差,然后再從報頭BTR(Bit Timing Recovery)信號來獲取位定時信息[3]。但是MPSK算法并未很好地解決多普勒頻移的初始捕獲問題,而且不適合π/4-DQPSK調(diào)制方式。文獻(xiàn)[4]中的位定時算法跟蹤特性好,并且較易實(shí)現(xiàn),然而在頻差存在的情況下,校正后容易存在殘余頻差,受其影響較大。為此本文選用文獻(xiàn)[6]提出的算法,該算法在跟蹤過程中與頻差無關(guān),并可以在較短周期內(nèi)實(shí)現(xiàn)多普勒頻移和位定時的聯(lián)合捕獲。
隨著數(shù)字信號處理技術(shù)的發(fā)展,DSP對數(shù)字信號的處理運(yùn)算和速度也越來越高,特別適用于通信等實(shí)時運(yùn)算要求較高的領(lǐng)域,本文采用TI公司出品的TMS320C542數(shù)字信號算是器實(shí)現(xiàn)快速位定時捕獲算法。
1 π/4-DQPSK調(diào)制的基本原理


π/4-DQPSK調(diào)制原理框圖和信號星座圖分別如圖1和圖2所示??梢钥闯觯害?4-DQPSK的相移為3π/4;帶限的π/4-DQPSK的包絡(luò)波動較??;非線性信道頻譜擴(kuò)散不嚴(yán)重;當(dāng)有多徑衰落存在時,它的工作敏感性小,有利于信號傳輸[4]。
假設(shè)載波初相位為0,輸出序列為:

其中:g(t)為頻譜,是平方根升余弦基帶脈沖;ω為載波角頻率;Ts為碼元寬度;θ(t)為調(diào)制相位。θ(t)=θ(t-Ts)+Δθ(t),當(dāng)kTs≤t≤(k+1)Ts時,(Xk,Yk)與Δθ(t)關(guān)系如表1所示。
考慮多普勒頻移情況,令多普勒頻移為Δω;包絡(luò)信號為A(t)=
;則依據(jù)原理框圖可得受多普勒效應(yīng)影響的已調(diào)基帶信號實(shí)部與虛部分別為:
Sri(t)=A(t)cos[Δωt+θ(t)-φ]
Srq(t)=A(t)sin[Δωt+θ(t)-φ]
其中φ為收發(fā)固定相差;改寫成復(fù)數(shù)形式表示為:

2 快速位定時捕獲算法
根據(jù)文獻(xiàn)[6],首先定義x(t)=sr(t)s^r(t-2Ts),其中s^r(t)為sr(t)復(fù)共軛。則有:

對于利用差分檢測突發(fā)幀,不需要CR碼參與檢測算法的計算,而只需BTR碼。當(dāng)BTR碼為“…x(k-1)y(k-1)xkykx(k+1)y(k+1)…=…11001100…”時,可近似認(rèn)為A(t-2Ts)=A(t)。由表1可推出:
θ(t)-θ(t-2Ts)=-π/2
因此:xi(t)=A2(t)sin(2ΔωTs)
xq(t)=A2(t)cos(2ΔωTs)
xi(t),xq(t)分別為x(t)的實(shí)部和虛部。
討論接受機(jī)勻速直線運(yùn)動情況,此時Δω在BTR期間保持不變,當(dāng)t=t0+kT時,定義:

其中:k=0,1,2,…,(m-1);t0為起始時刻,0≤t0≤Ts;T為抽樣間隔,Ts=mT,m為一個碼元內(nèi)的抽樣點(diǎn)數(shù);N為窗口寬度,且L/2≤N≤L,L為BTR長度。
BTR期間,Acqi(k)、Acqq(k)、Amp(k)都將迅速增加,而其他噪聲對應(yīng)均值為零,另門限值為Ath,因此判斷突發(fā)幀到達(dá)的準(zhǔn)則為:
max{Amp(k)|k=0,1,…,m-1}≥Ath
令A(yù)mp(k0)=max{Amp(k)|k=0,1,…,m-1};A0=A2(to+k0T+nTs),n=0,1,…,N-1;則多普勒頻移可由下式計算:
ΔωTs=(1/2)tan-1{acqi(k0)/acqq(k0)}
其中:acqi(k0)=NA0sin(2ΔωTs);acqq(k0)=NA0cos(2ΔωTs)
接受機(jī)勻加速直線運(yùn)動時,即Δω在BTR期間變化時,令Δω=Δω0+β,其中Δω0為起始頻差,β為角速度,同樣可計算:

xi(t)=A2(t)sin(2Δω0Ts)cos[4βTs(t-Ts)]+A2(t)
cos(2Δω0Ts)sin[4βTs(t-Ts)]
xi(t)=A2(t)cos(2Δω0Ts)cos[4βTs(t-Ts)]+A2(t)
sin(2Δω0Ts)sin[4Ts(t-Ts)]
假設(shè)當(dāng)t=0時報頭出現(xiàn),又:|4βT2s(N-1)|≤0.01時,sin[4βTs(t-Ts)]≈0,0≤t≤Ntscos[4βTs(t-Ts)];令max{sin[βTs(t-Ts)]}=sin[4βTs2s(N-1)]則有:
cos{4βTs(t0+kT-Ts)}≈cos{4βTs(t0+kT)}≈…≈
cos{4βTs[t0+kT+(N-2)Ts]}
令λ=cos{4βTs(t0+kT-Ts)},多普勒頻移可由下式計算:
Δω0Ts=(1/2)tan-1{acq,(k0)/acqq(k0)}
其中:acqi(k0)=NλA0sin(2ΔωTs);acqq(k0)=NλA0cos(2ΔωTs)
由于假設(shè)|4βT2s(N-1)|≤0.01,根據(jù)多普勒頻移與接受機(jī)運(yùn)動速度v關(guān)系式fD=(fc/c)v(fc為載波頻率;c為光速),對時間t求導(dǎo)可推出:v'=(β/2π)(c/fc)。對于普通接收機(jī)的運(yùn)加加速度,完全滿足假設(shè)條件。
由上面推導(dǎo)可以得出結(jié)論:在接收機(jī)勻直運(yùn)動與加速運(yùn)行中,依照該算法,信號能量的檢測、多普勒頻移、位定時信號可以實(shí)現(xiàn)聯(lián)合捕獲。該算法在DSP上的實(shí)現(xiàn)表明,捕獲周期較短,可以快速進(jìn)行位定時。
3 系統(tǒng)的DSP實(shí)現(xiàn)
3.1 硬件設(shè)計
整個捕獲系統(tǒng)的算法部分用TI公司的TMS320C542 DSP芯片實(shí)現(xiàn)。TMS320 C542的運(yùn)算速度為100MIPS,采用先進(jìn)的修正哈佛結(jié)構(gòu),指令為6級深度流水線作業(yè)。在同一機(jī)器周期可有1~6條不同指令并行工作。此外還含有兩個帶緩沖的串口,6個DMA控制器,2個16位可編程定時器,8位行主機(jī)接口HPI。外部總線具有關(guān)斷控制,以斷開外部的數(shù)據(jù)總線、地址總線和控制信號。片內(nèi)資源包括2K的ROM和10K的DRA。C542的指令功能強(qiáng)大,可以完成存儲塊搬移、并行存儲、并行裝入和快速中斷返回等諸多功能[1][2][5]。

硬件系統(tǒng)框圖如圖3所示。來自前端的信號經(jīng)高速A/D變換和串口1送至TMS320C542 DSP芯片,在DMA控制器作用下送到采樣數(shù)據(jù)緩沖器。時鐘用于突發(fā)幀接收的定時控制。C542 DSP除了完成位定時捕獲算法以外,還要完成捕捉之前的系統(tǒng)初始化;通過輔助控制電路選擇抽樣時鐘和選擇算法相關(guān)參數(shù)。BUS總線主要完成PC與DSP接口、數(shù)據(jù)I/O、提供時鐘等功能。輸出緩沖是碼流的暫時存儲區(qū)。接口電路分為兩部分:一部分控制編碼輸出緩沖,另一部分是通過串口0與C542 DSP連接的接口。接口使用RS232接口芯片,完成DSP串口與C542串口的連接,完成地直譯碼及與C542 DSP交換控制命令等功能。
3.2 軟件設(shè)計

軟件設(shè)計是快速位定時捕獲算法的。完成信號能量的檢測、多普勒頻移、位定時信號捕獲,絕大部分依靠DSP實(shí)時處理運(yùn)算的結(jié)構(gòu)。軟件流程圖如圖4所示。
程序執(zhí)行采用中斷方式。DSP及時響應(yīng)來自總線的中斷和控制命令,實(shí)時調(diào)用相應(yīng)的算法模塊更改參數(shù)、計算,并由串口將得出的捕獲結(jié)果輸出。
輸入數(shù)據(jù)由MATLAB通信仿真產(chǎn)生的含多普勒頻移和高斯白噪聲信號,假設(shè)已經(jīng)過串/并轉(zhuǎn)換,并將信息碼流定為4.8kbps;符號速率2.4ksymbols/s,抽樣頻率9.6samples/s,由總線送出,運(yùn)算時采取先累加再乘方的方法,窗口寬N取16,同BTR碼的長度L相同。
將內(nèi)部數(shù)據(jù)存儲單元化為I、Q兩個區(qū),對兩個區(qū)同時進(jìn)行讀寫操作??偩€送出的系統(tǒng)參數(shù)放至第三區(qū),在初始化時調(diào)用。將串口數(shù)據(jù)分別送入I、Q存儲區(qū),指針初始化后,DSP的運(yùn)算步驟為:
(1)指針指向個值xi(0),xq(0)起始指針i=0;
?。?)累加:Acqi=xi(0)+xi(1)+xi(2)+…+xi(N-1);
Acqq=xq(0)+xq(2)+…+xq(N-1);
?。?)計算Amp(k),與門限值A(chǔ)th比較:大于則轉(zhuǎn)向計算Δω,否則計算t=t0+(k+1)Ts時刻情形。
計算Δω的tan-1的近似公式如下:
Δω=1/2Ts{[acqi(k0)/acqq(k0)]-1/3[acqi(k0)]3+1/5[acqi(k0)/acqq(k0)]5+0(x7)}
對于多組數(shù)據(jù)進(jìn)行運(yùn)算,結(jié)果表明隨著信噪比的不同,位定時捕獲能力不同。但在較寬的范圍內(nèi),移動臺的加速度不超過5m/s2時,多普勒頻移小于或等于0.25Rs(符號速率)時,在16~24個符號內(nèi)都能夠?qū)崿F(xiàn)多普勒頻移的快速捕獲,將捕獲結(jié)果保存。在同一參數(shù)的解調(diào)系統(tǒng)中送至送至位定時跟蹤和匹配濾波器,能夠成功實(shí)現(xiàn)π/4-DQPSK的解調(diào)仿真。
4 實(shí)驗(yàn)結(jié)果和結(jié)論

采用信道加噪聲方法進(jìn)行仿真,白噪聲依據(jù)MATLAB信號處理工具產(chǎn)生,仿真參數(shù)如前所述,可得到仿真結(jié)果如圖5所示。選取大多普勒頻移500Hz,可以看出實(shí)際隨著碼流的加長,頻移誤差越來越小,達(dá)到捕捉效果。
實(shí)驗(yàn)表明,這種算法的效率較高,能夠在較短的周期內(nèi)實(shí)現(xiàn)多普勒頻移的計算、位定時的捕獲。與傳統(tǒng)的位定時捕獲算法相比:捕獲周期短,有利于縮短報頭,利用DSP實(shí)時處理穩(wěn)定性更高、抗干擾能力強(qiáng)、系統(tǒng)升組方便、更利于π/4-DQPSK調(diào)制技術(shù)在移動通信、衛(wèi)星通信等帶限信道中的潛力。
參考文獻(xiàn):
[1]. TMS320C542 datasheet http://m.58mhw.cn/datasheet/TMS320C542_1077808.html.
[2]. N-1 datasheet http://m.58mhw.cn/datasheet/N-1_1997158.html.
[3]. N-2 datasheet http://m.58mhw.cn/datasheet/N-2_1997159.html.
[4]. ROM datasheet http://m.58mhw.cn/datasheet/ROM_1188413.html.
[5]. RS232 datasheet http://m.58mhw.cn/datasheet/RS232_585128.html.
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫電子市場網(wǎng)”的所有作品,版權(quán)均屬于維庫電子市場網(wǎng),轉(zhuǎn)載請必須注明維庫電子市場網(wǎng),http://m.58mhw.cn,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個人從本網(wǎng)轉(zhuǎn)載時,必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題,請在作品發(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- 掌握 DSP:原理剖析與應(yīng)用實(shí)踐2025/5/8 14:03:24
- 模糊邏輯在 DSP 上實(shí)時執(zhí)行2023/7/25 17:13:30
- 多速率DSP及其在數(shù)模轉(zhuǎn)換中的應(yīng)用2023/6/12 15:28:52
- 使用 DSP 加速 CORDIC 算法2023/3/29 15:46:30
- 高速DSP系統(tǒng)的信號完整性2022/9/26 16:45:38









