開放化、高速化和高化都是現(xiàn)代信息技術(shù)的發(fā)展趨勢和研究熱點(diǎn)。數(shù)據(jù)采集系統(tǒng)是通信技術(shù)和數(shù)控技術(shù)領(lǐng)域的重要功能模塊，應(yīng)用領(lǐng)域十分廣泛。在許多測量與控制領(lǐng)域，如電力諧波測試、聲光信號處理、現(xiàn)代雷達(dá)系統(tǒng)等元均要求在線進(jìn)行小波數(shù)字信號分析與處理，其中為關(guān)鍵的是如何利用香農(nóng)（Shannon）采樣理論將外部信號毫無失真地采集并轉(zhuǎn)化為計算機(jī)所用的數(shù)字信號。目前較為流行的方法是提高A/D的轉(zhuǎn)換速率和計算機(jī)的處理速度。同時，提高數(shù)據(jù)的傳輸速率也是較為關(guān)鍵的。本文以高速數(shù)轉(zhuǎn)換芯片AD1674為基礎(chǔ)，采用PCI總線協(xié)議，從硬件和軟件設(shè)計入手探討提高整個數(shù)據(jù)采集系統(tǒng)的采樣頻率和高可靠性的方法，其中有些方法得到了實(shí)踐證實(shí)。

　　AD1674 是美國AD 公司推出的一種12 位并行模/數(shù)轉(zhuǎn)換的單片集成電路。它采用逐次逼近工作方式，轉(zhuǎn)換速度快，采樣頻率可達(dá)100KHZ,且片內(nèi)自帶有采樣/保持器和具有三態(tài)輸出的緩沖器，能使電路設(shè)計更為簡單且易與各種計算機(jī)連接。 AD1674 與原有的同系列的AD574 , AD674A 相比，具有內(nèi)部結(jié)構(gòu)更加緊湊、集成度更高、工作性能（尤其是高低溫穩(wěn)定性） 也更好， 而且可以使設(shè)計板面積大大減小， AD1674 的電源電壓有較好的穩(wěn)定性和較小的噪聲，且產(chǎn)生的代碼很穩(wěn)定，因而可降低成本并提高系統(tǒng)的可靠性。

　　一般而言，觸發(fā)A/D轉(zhuǎn)換有軟件觸發(fā)、實(shí)時器同步觸發(fā)及外部觸發(fā)三種方式。而數(shù)據(jù)的傳輸方式有軟件查詢、中斷方式、DMA方式及FIFO方式。四種數(shù)據(jù)傳輸?shù)乃俾时容^如下（以A/D轉(zhuǎn)換基頻10MHz為例）：

　　軟件查詢 10~20kS/s（每秒10k次，與所用計算機(jī)的主頻有關(guān)）

　　中斷方式 10~30kS/s

　　DMA方式 200kS/s

　　FIFO方式（w/repeat input string） 330kS/s

　　本系統(tǒng)中采用了定時器同步觸發(fā)A/D與FIFO（帶重復(fù)字符輸入方式）數(shù)據(jù)傳輸方式相結(jié)合的方法大大提高了系統(tǒng)的采樣頻率和數(shù)據(jù)的可靠性，改善了在Windows環(huán)境下數(shù)據(jù)傳輸?shù)男阅堋?/P>

　　1 高速連續(xù)數(shù)據(jù)采集系統(tǒng)設(shè)計的幾項關(guān)鍵技術(shù)

　　1.1 定時觸發(fā)脈沖源的設(shè)計

　　由于系統(tǒng)要求高可靠性、高采樣頻率以及連續(xù)采樣，利用Intel 8254定時計數(shù)功能來觸發(fā)A/D轉(zhuǎn)換，嚴(yán)格控制時序以及數(shù)據(jù)采樣間隔，合理利用Intel 8254的三個定時計數(shù)器。定時計數(shù)器0作備用，用作A/D的外部觸發(fā)源，定時器1和2配合使用。其中定時器1的輸入和定時時鐘基頻（40MHz）相聯(lián)，其輸出作為定時器2的輸入，定時器2的輸出作為A/D轉(zhuǎn)換的定時脈沖觸發(fā)源。

　　定時器1和2均采用方式2工作。定時計數(shù)器1和2的計數(shù)值CounterT1和CounterT2,必須滿足如下關(guān)系式：

　　CounterT1×CounterT2=時鐘基頻/SampleSpeed（系統(tǒng)的采樣頻率）。

　　其初始化程序如下（編程平臺為Visual C++6.0）：

　　1.2 雙端口RAM技術(shù)

　　系統(tǒng)要求不間斷連續(xù)要樣。為了克服常規(guī)的固定I/O端口讀寫方式容易造成丟失數(shù)據(jù)且數(shù)據(jù)傳輸速率低的缺陷，系統(tǒng)采用雙端口RAM技術(shù)。利用計算機(jī)內(nèi)存直接映象技術(shù)，對內(nèi)存物理地址直接讀寫，克服了數(shù)據(jù)傳輸?shù)钠款i效應(yīng)，滿足了系統(tǒng)的實(shí)時性。在雙端口RAM設(shè)計過程中，按照工業(yè)控制標(biāo)準(zhǔn)實(shí)行全地址譯碼，以確保全地址空間的每一個存儲單元的地址在總線上。

　　雙端口RAM采用英國ARCT公司的雙端口RAM HK12S25（8K×8bit），采樣數(shù)據(jù)與PC接口采用FIFO存儲器（先入先出存儲器）作為緩沖，系統(tǒng)具有FIFO全滿（FULL）、半滿（HALF）標(biāo)志。HALF標(biāo)志用于決定PC機(jī)什么時間開始讀取轉(zhuǎn)換結(jié)果，當(dāng)PC監(jiān)測到HALF信號有效，表明在FIFO中至少有4K個數(shù)據(jù)可以為PC讀取。同時FIFO至少提供4000個空間作為讀數(shù)時A/D數(shù)據(jù)存放的緩沖區(qū)。由于PC采用RAM映射方式從FIFO讀數(shù)據(jù)，通常速度為1.2M~2M字/秒，PC機(jī)有充足的時間來進(jìn)行實(shí)時數(shù)據(jù)處理等操作。

　　寄存器的定義（BaseAdr+20）：

　　D7 D6 D5 D4 D3 D2 D1 D0

　　FULL HALF 中斷標(biāo)志

　　輸入模擬通道轉(zhuǎn)換控制采用LUT（RAM查找表）驅(qū)動模式，LUT的容量為256單元，即輸入通道轉(zhuǎn)換有256種模式。同時，LUT專門提供一條額外的控制線輸出到外部，可以為用戶提供可編程狀態(tài)標(biāo)志、同步采樣保持器控制等功能。同時應(yīng)特別注意LUT驅(qū)動通道轉(zhuǎn)換的功能，它可以提供非線性通道控制模式--不同的通道具有不同的采樣速度。

　　1.3 多線程的數(shù)據(jù)采集軟件設(shè)計

　　在要求高速、高可靠性和連續(xù)采樣的情況下，一方面要求系統(tǒng)不間斷地進(jìn)行數(shù)據(jù)采集，同時還要進(jìn)行數(shù)據(jù)的在線定時處理，否則將會造成數(shù)據(jù)的丟失或不連續(xù)。在軟件設(shè)計中，引入了Windows線程的多任務(wù)處理技術(shù)（multitasking）。一個線程是程序的一條執(zhí)行路徑。MFC（Microsoft Foundation Class）明確區(qū)分了兩種線程：用戶界面線程（UI）是一個消息泵，用于處理用戶界面的任務(wù)；工作者線程（Worker Thread）完成用戶自己定義的任務(wù)，可以充分利用工作者線程來完成數(shù)據(jù)的采集、傳輸以及處理，以保證數(shù)據(jù)的實(shí)時性、完整性和連續(xù)性。

　　在使用多線程時，如何防止兩個線程同時訪問同一個數(shù)據(jù)集（SRAM中的4K個數(shù)據(jù)可以看作是一個數(shù)據(jù)集），以及當(dāng)HALF FLAG標(biāo)準(zhǔn)已出現(xiàn)，一個線程正在往SRAM中寫數(shù)據(jù)時，另一個線程要讀取SRAM的數(shù)據(jù)，該如何處理，是保證數(shù)據(jù)完整性和連續(xù)性的關(guān)鍵。有四種使線程編程更安全的線程同步對象，保證多個線程能在一起適當(dāng)?shù)貐f(xié)調(diào)工作：Critical Section（臨界區(qū)）、Mutexe（互斥）、Semaphore（信號量）以及Event（事件）。其中Critical Section是保證在某一個時刻只有一個線程能訪問SRAM的簡易方法，通過對鄰界區(qū)對象的Locking（加鎖）和Unlocking（解鎖）來使得任何線程都可以調(diào)用訪問SRAM中的數(shù)據(jù)集；Mutexe與Critical Section很相似，只是使用起來稍復(fù)雜一點(diǎn)；Semaphore與前兩者也很相似，但Semaphore允許多個線程同時訪問同一資源。這與前兩者在同一時刻只允許一個線程訪問一個資源的限制不同。在本系統(tǒng)中，主要有數(shù)據(jù)采集、標(biāo)志位辨別、數(shù)據(jù)傳輸、信號處理等線程，使用Semaphore方法已足以滿足要求。但是在設(shè)計線程時，要合理規(guī)劃多個線程對同一資源的使用順序，這可以通過設(shè)定每個線程的優(yōu)先級別來實(shí)現(xiàn)。在本系統(tǒng)中數(shù)據(jù)采集具有的優(yōu)先級，其次為數(shù)據(jù)傳輸。線程優(yōu)先級常量設(shè)定如下：

　　1.4 高速數(shù)據(jù)鎖存技術(shù)

　　在高速連續(xù)數(shù)據(jù)采集系統(tǒng)設(shè)計時，高速數(shù)據(jù)的鎖存一直是個難點(diǎn)。A/D轉(zhuǎn)換的速率越快，數(shù)據(jù)鎖存的難度越大。為確保數(shù)據(jù)的完整性，采用將數(shù)據(jù)輸出端口的數(shù)據(jù)分成四路輸出，為了補(bǔ)償數(shù)據(jù)的傳輸延時以及SRAM的建立時間，在進(jìn)行四分頻時要推遲1~2個時鐘，數(shù)據(jù)進(jìn)入SRAM后，便可以將數(shù)據(jù)分組打包傳輸給計算機(jī)進(jìn)行處理。

　　1.5 板卡的抗干擾措施

　　在高速連續(xù)數(shù)據(jù)采集系統(tǒng)設(shè)計時，應(yīng)避免各個信號之間的共模干擾以及信號的完整性。在本PCB設(shè)計時，采用了六層板設(shè)計技術(shù)，分別為布線和元件層、模擬地和±12V電源層、數(shù)字地以及ECL的VCC信號層、模擬+5V和數(shù)字+5V和+3.3V層、模擬-5V和數(shù)字-5V和+2.5V層、布線和元件層，并且使用了大面積的電源和地層可以使各信號線與地或電源平面之間形成與緊偶合以達(dá)到減少信號線之間的共模干擾。模擬信號與數(shù)字信號相互隔離，并單獨(dú)供電。這些措施的采用，有效地抑制了信號間的共模干擾。

　　2 實(shí)際應(yīng)用

　　筆者設(shè)計的基于PCI總線協(xié)議的板卡已應(yīng)用于某國防項目，由于篇幅的原因，省略硬件結(jié)構(gòu)圖，程序框圖如圖1所示。為了加快數(shù)據(jù)的讀寫速度，采用了16Bits寄存器，在讀取A/D轉(zhuǎn)換結(jié)果時可讀入16Bits數(shù)據(jù)。16Bits數(shù)據(jù)格式如下：

　　部分關(guān)鍵源代碼如下：

    本文探討了基于PCI總線的高速數(shù)據(jù)采集卡設(shè)計的一些方法，具有一定的參考價值，經(jīng)實(shí)踐證實(shí)用可靠。其中還有許多相關(guān)技術(shù)有待于研究和開發(fā)，特別是DSP技術(shù)的發(fā)展，會更加促進(jìn)這一技術(shù)的完善和發(fā)展。