FMS9884A圖像數(shù)字轉(zhuǎn)換器可以把分辨率1280×1024（85Hz刷新）或1600×1200（75Hz刷新）RGB圖像數(shù)字化，采用隔行像互取樣。ADC取樣時鐘由外部源或用內(nèi)部PLL的輸入水平同步信號激勵。輸出數(shù)據(jù)經(jīng)一個端口（全速率）或雙端口（每個端口都是半速率）輸出。通過SMBus/I2C兼容串行端口存取寄存器進行設置和控制。輸入幅度范圍是500～1000mV（DC或AC耦合）。AC耦合輸入的低基準由輸入箝位建立，輸入箝位由內(nèi)部產(chǎn)生或外部提供。三個信道所共有的箝位脈沖、帶隙基準電壓和時鐘由PLL或外部源提供。數(shù)字數(shù)據(jù)電平是2.5～3.2V CMOS兼容。

　　FMS9984A圖像數(shù)字轉(zhuǎn)換器框圖如圖1所示。

　　主要特性有：

　　·3信道

　　·100/140Ms/s轉(zhuǎn)換率

　　·可編程箝位

　　·400ps PLL時鐘跳動

　　·可調(diào)的增益和補償

　　·內(nèi)部基準電壓

　　·I2C/SMBus兼容串行端口

　　下面給出它的三個應用電路：DC耦合數(shù)字轉(zhuǎn)換器，AC耦合數(shù)字轉(zhuǎn)換器和雙端口輸出VGA數(shù)字轉(zhuǎn)換器。為使元件數(shù)量少，建議用片上電路：ADC取樣時鐘、箝位、電壓基準和雙端口數(shù)據(jù)輸出。

　　數(shù)字轉(zhuǎn)換器用于將DVB-S衛(wèi)星數(shù)字廣播節(jié)目或DVB-CHFC網(wǎng)絡數(shù)字信號進行直接轉(zhuǎn)發(fā)，而不須對數(shù)字信號進行解壓、編碼等再處理。如對MPEG-2數(shù)字電視信號即可直接輸出TS流，不須再壓縮編碼，對DVB數(shù)字廣播等，也可直接輸出數(shù)據(jù)流。數(shù)字轉(zhuǎn)換器可用于不加密數(shù)字信號、加密數(shù)字衛(wèi)星電視信號、四通道不加密衛(wèi)星信號TS輸出（無AV輸出）、DVB-CHFC網(wǎng)絡、微波MMDS、8GHz系統(tǒng)等，當數(shù)字信號需要再生時，直接從頻道信號中取出數(shù)字TS流，供再生中繼或信號復接等使用。

　　高速數(shù)字轉(zhuǎn)換器可提供 500 MS/s、1 GS/s、2 GS/s、4 GS/s 和 8 GS/s 的高速數(shù)字轉(zhuǎn)換卡以及 8、10 和 12 位的分辨率、寬帶寬和大容量采集存儲器。這些產(chǎn)品包括 PCI、PXI、cPCI 和 VME 等多種制式，可用于生物技術(shù)、半導體、航空航天、物理和天文等廣泛領(lǐng)域中的研究、ATE 和 OEM應用。

　　DC耦合數(shù)字轉(zhuǎn)換器

　　圖2示出DC耦合視頻數(shù)字轉(zhuǎn)換器電路。3.3V電平的水平同步（HS）和垂直同步（VS）以及RGB輸入、串行端口數(shù)據(jù)（SDA）和串行端口時鐘（SCL）輸入到FMS9984A。HSOUT（水平同步輸出）確定一行的有效視頻，而輸入垂直同步（VS）傳輸為VSOUT（垂直同步輸出），以同步控制輸出數(shù)據(jù)的數(shù)字化幀。調(diào)節(jié)增益（GR、GG、GB）和補償（OSR、OSG，OSB）寄存器中的數(shù)值，可使輸入轉(zhuǎn)換范圍匹配輸入模擬信號。

　　AC耦合數(shù)字轉(zhuǎn)換器

　　圖3示出AC耦合視頻數(shù)字轉(zhuǎn)換電路圖。水平同步輸入（HS）通過一個電壓分壓器到FMS9884A，電壓分壓器把5.0V邏輯高態(tài)衰減為FMS9884A的3.3V高態(tài)輸入電平。數(shù)據(jù)在DCK的負沉選通輸出。HSOUT確定一行的有效視頻，而輸入垂直同步（VSIN）傳輸為VSOUT輸出數(shù)據(jù)，以便同步控制輸出數(shù)據(jù)的數(shù)字化幀。

　　控制通過串行端口，把150Ω電阻器接入串行端口，以便連接5C邏輯。假若串行總線工作電平是3.3V，就不需要接入這些電阻器。

　　雙端口輸出VGA數(shù)字轉(zhuǎn)換器

　　圖4是雙端口輸出VGA數(shù)字轉(zhuǎn)換器電路圖。輸入RGB視頻有綠信號同步。輸出數(shù)據(jù)是雙端口。COAST（PLL跟蹤）在水平同步無效或2H脈沖出現(xiàn)時維持PLL。RGB輸入信號AC耦合到FMS9884A RGB輸入，綠信號輸入連接到同步分離器輸入CVIN。輸出數(shù)據(jù)是三信道雙端口數(shù)據(jù)，每個端口速率為70Ms/s。A端口數(shù)據(jù)與DCK負沿同步。B端口數(shù)據(jù)在下列條件下傳輸：·并行數(shù)據(jù)輸出模式中DCK正沿?！じ粜袛?shù)據(jù)輸出模式中DCK負沿。

　　來自同步分離器輸出CSOUT的綜合同步加到HSYNC（水平同步）輸入內(nèi)部PLL基準。假若垂直同步脈沖忽略水平同步或假若鋸齒或均衡幀同步脈沖出現(xiàn)，則同步處理邏輯應發(fā)出COAST，在垂直同步期間斷開來自HSYNC的PLL。CSSOUT信號中的垂直和水平同步波形成幀有效的視頻范圍。