隨著數(shù)字化時代的來臨，DSP的應(yīng)用幾乎遍及整個電子領(lǐng)域，尤其隨著其運算能力的不斷增強、開發(fā)手段的不斷完善、功耗需求的不斷減小和生產(chǎn)成本的不斷降低，在語音、圖像處理、自動控制、儀器儀表、通信等領(lǐng)域得到了廣泛應(yīng)用。在很多情況下，由于對信號要求實時處理并且數(shù)據(jù)量不斷增加，單片DSP芯片已不能滿足要求。AD公司推出的ADSP2106X系列，由于采用了超級哈佛結(jié)構(gòu)，適用于構(gòu)成各種不同的并行多處理器系統(tǒng)，較好地滿足了上述要求，因此在國內(nèi)外得到廣泛應(yīng)用。在多片并行ADSP2106x處理系統(tǒng)中，鏈路口的應(yīng)用得到了越來越多的重視。在這方面，如何充分、有效地利用鏈路口進(jìn)行數(shù)據(jù)傳輸，已成為廣大DSP應(yīng)用者首先要解決的一個問題。

　　1 ADSP2106X及其鏈路口的特點和功能

　　ADSP2106X SHARC 是美國模擬器件（ADI）公司的一款高性能32 位數(shù)字信號處理器，它片內(nèi)集成大容量RAM，采用數(shù)據(jù)總線與地址總線分開的超級哈佛結(jié)構(gòu)，使其可以在單周期內(nèi)完成取指、譯碼、執(zhí)行多條指令，使其具有強大的并行處理能力。它具有如下優(yōu)點：

　?、?通信帶寬大。外部總線接口的地址線寬32 位，支持多達(dá)4G 的地址空間；數(shù)據(jù)線寬48 位，可以達(dá)到240Mbytes/s 的數(shù)據(jù)傳輸率，可直接支持32 位單和40 位擴展浮點格式；

　?、?處理速度高。40MIPS 的處理速度，浮點運算在單指令周期完成。在片內(nèi)可以達(dá)到120MFLOPS 峰值浮點運算速度，80MFLOPS 持續(xù)浮點運算速度；

　?、?片上集成快速、大容量的雙端口SRAM,可以支持主處理器和DMA 控制器同時訪問。DMA 控制器共有10個通道，它們可以獨立于主處理器并行存取數(shù)據(jù)，利于隱藏數(shù)據(jù)的通信時延；

　?、?直接支持多DSP 并行結(jié)構(gòu)。多片ADSP2106x 的內(nèi)存空間統(tǒng)一編址，各芯片可以直接進(jìn)行相互之間內(nèi)存的訪問；并且芯片之間的訪問還支持廣播寫方式，提高了數(shù)據(jù)交換的效率。

　　此外，可外接RAM與FLASH存儲器，采用外部PROM引導(dǎo)方式，將程序方便的存儲在外部FLASH上，上電后自動加載；且ADSP2106X提供了大量寄存器，同時支持C++語言，方便實現(xiàn)代碼的移植，可以采用ADI公司出的VISUAL DSP++，同時對6片DSP進(jìn)行調(diào)試。

　　ADSP2106X提供了6個鏈路口，每個鏈路口包括4位數(shù)據(jù)線、一個雙向時鐘信號、一個雙向確認(rèn)信號。鏈路握手信號包括LxCLK和LxACK，鏈路口以四位碼一組的方式傳送32位或48位字。在每個字開始發(fā)送時，發(fā)送方如果看到LxACK無效，將使LxCLK變高，并等待LxACK有效后發(fā)送新字。當(dāng)發(fā)送緩存為空時，LxCLK將保持低。如果接收時鐘不超過主時鐘（40MHz），LCOM寄存器的LCLKX2x位應(yīng)設(shè)為0;若接收時鐘為主時鐘的2倍，則置為1。兩個用于數(shù)據(jù)通信的鏈路口之間的連接關(guān)系如圖1所示。

　　每個鏈路口還可以按2倍時鐘頻率的速率進(jìn)行數(shù)據(jù)傳輸。

　　鏈路口有以下功能和特點：

　?、?各鏈路口可以獨立工作或同時工作；

　?、?鏈路數(shù)據(jù)可以打包成32位或48位數(shù)據(jù)，可以被處理器核訪問，可以與片內(nèi)存儲器進(jìn)行DMA傳送；

　　⑶ 外部主機可以直接訪問鏈路口；

　?、?具有雙緩沖的發(fā)送和接收寄存器；

　?、?可通過時鐘/確認(rèn)信號在鏈路口通信時握手，每個鏈路口均可收/發(fā)數(shù)據(jù)，并分別有一個DMA通道支持；

　　⑹ 利用鏈路連接可以組成一維到多維的各種形式處理器網(wǎng)絡(luò)。

　　鏈路口有三種中斷形式：

　?、?DMA使能時，DMA完成后將產(chǎn)生一個可屏蔽中斷；

　?、?DMA禁止時，處理器核可以對存儲器映射的LBUF進(jìn)行讀寫，當(dāng)接收緩沖不空或發(fā)送緩沖不滿時，可產(chǎn)生可屏蔽中斷；

　　⑶ 當(dāng)外部設(shè)備訪問一個未指定的鏈路口，或者訪問一個已指定但對應(yīng)LBUF被禁止的鏈路口時，將產(chǎn)生可屏蔽的LSRQ中斷。

　　鏈路口有三個重要的寄存器：LAR寄存器、LCTL寄存器、LCOM寄存器，它們都是32位寄存器。ADSP2106X有6個獨立的鏈路緩沖LBUF5～0，每個LBUF由一個內(nèi)部寄存器和一個外部寄存器組成的2級FIFO構(gòu)成。當(dāng)LBUF用于發(fā)送時，內(nèi)部寄存器接收片內(nèi)存儲器送來的數(shù)據(jù)，外部寄存器將數(shù)據(jù)字展開成4位碼，并且位先發(fā)送。當(dāng)DMA或處理核送來的數(shù)據(jù)占滿這2級FIFO時，將送出一個“滿”標(biāo)志。每當(dāng)一個字展開發(fā)送后，F(xiàn)IFO中將空出一個位置并發(fā)出一個DMA請求。當(dāng)FIFO空時，LxCLK無效。當(dāng)LBUF用于接收時，外部寄存器用于數(shù)據(jù)打包，然后數(shù)據(jù)經(jīng)內(nèi)部寄存器以DMA方式送到片內(nèi)存儲器。通過鏈路指定寄存器LAR確定LBUF5～0與LINK5～0的連接關(guān)系。存儲器之間傳送數(shù)據(jù)時可以把一個LINK指定給兩個LBUF，利用DMA通信。

　　直接數(shù)據(jù)傳輸（DMA）可以承擔(dān)數(shù)據(jù)傳輸任務(wù)而無需運算控制單元干預(yù)，從而提高了程序執(zhí)行效率。ADSP2106X提供了10條DMA通道，其中只有LBUF0～3支持二維DMA（即以行主模式訪問一個二維陣列元素）。LBUF5～0與6個DMA通道的對應(yīng)關(guān)系如下：

　　DMA通道1　　　 鏈路緩沖LBUF0（與串口1接收共享）

　　DMA通道3　　　 鏈路緩沖LBUF1（與串口1發(fā)送共享）

　　DMA通道4　　　 鏈路緩沖LBUF2

　　DMA通道5　　　 鏈路緩沖LBUF3

　　DMA通道6　　　 鏈路緩沖LBUF4（與外部口0　 EPB0共享）

　　DMA通道7　　　 鏈路緩沖LBUF5（與外部口1　 EPB1共享）

　　2 鏈路口的設(shè)置及應(yīng)用中需要注意的問題

　　對于多DSP系統(tǒng)，為了克服多處理器之間占用總線的瓶頸問題，增強處理器之間的通信能力，一般利用各處理器的鏈路口兩兩互聯(lián)進(jìn)行高速、點到點通信。因為采用鏈路口通信，所以允許發(fā)送和接收端的長距離互聯(lián)。鏈路口采用的是自同步方式，這樣時鐘和數(shù)據(jù)均只有相對延時，不存在延時，這對印制板布線很重要。

　　如果傳輸?shù)臄?shù)據(jù)在內(nèi)存中不是一段數(shù)據(jù)，而是多段數(shù)據(jù)，就可以利用鏈?zhǔn)紻MA。先禁止鏈路口所要指定的LBUF，對LAR指定，依次設(shè)置LCOM和LCTL（置LxCHEN位為1），向CP寄存器寫入DMA控制塊在內(nèi)存中的首地址，就可啟動鏈?zhǔn)紻MA;而向CP寫入0則禁止鏈?zhǔn)紻MA。當(dāng)前DMA完成后，由DMA控制器自動裝入下一套參數(shù)，放在存儲器中的（DMA）參數(shù)寄存器，建立下一個DMA。CP的位17為1時表示當(dāng)前DMA完成后產(chǎn)生一個中斷請求。DMA參數(shù)有4個：

　　IIx　　　　 地址（存儲器起始地址）

　　IMx　　　　 地址修改量

　　Cx　　　　　 計數(shù)指針

　　CPx　　　　 鏈指針

　　它們在內(nèi)存中的位置關(guān)系如圖2所示。

　　鏈?zhǔn)紻MA方式只是對同一個LBUF口而言，多個LBUF不存在相互之間的鏈?zhǔn)紻MA的情況。

　　如果兩個鏈路口之間是單次傳輸數(shù)據(jù)，那么先設(shè)置接收方DMA還是先設(shè)置發(fā)送方DMA都沒關(guān)系；但是，如果是多次循環(huán)的收發(fā)數(shù)據(jù)，要保證接收方的DMA設(shè)置早于發(fā)送方DMA，否則每次傳輸數(shù)據(jù)時都會丟掉前兩個32位字。這是因為發(fā)送方一旦準(zhǔn)備好，就往接收方的緩存預(yù)先打入兩個32位字。而當(dāng)接收方設(shè)置DMA接收數(shù)據(jù)時，首先要清除這個將要用到的緩存，這兩個32位字就丟掉了。在實際DMA傳輸數(shù)據(jù)過程中，一定不能對正在用的LBUF進(jìn)行其它操作。

　　當(dāng)鏈路口禁止時，其數(shù)據(jù)線LxDAT3～0及LxCLK、LxACK都是三態(tài)。為了允許收發(fā)雙方在被使能的時間上有先后，在鏈路口禁止時要對LPDPD清0，以使LxDAT3～0及LxCLK、LxACK被內(nèi)部下拉（50kΩ）。要注意的是，這些信號線如果懸空，則必須用內(nèi)部或外部下拉電阻。

　　通過LINK口對DSP進(jìn)行程序加載，一般用host（主機）或EPROM加載模式。

　　3 鏈路口應(yīng)用實例分析

　　筆者在實際工作中曾用到某型雷達(dá)信號處理系統(tǒng)。該系統(tǒng)包括4塊運算板和一塊后處理板，這5塊板子結(jié)構(gòu)完全相同。單塊DSP板包括20片ADSP2106X，同時處理同一個周期的4個通道（和通道、輔助通道1、輔助通道2和差通道）的數(shù)據(jù)，每5片處理一個通道，4個通道連線關(guān)系原則上基本相同。實際工作中根據(jù)重頻來改變運算板的個數(shù)，運算板處理完數(shù)據(jù)通過鏈路口分時向后處理板傳送數(shù)據(jù)。因為在實際中將出現(xiàn)多個鏈路口同時工作，為了避免各鏈路口工作時之間的高頻干擾，對印制板設(shè)計的要求非常高。限于篇幅，下面只給出和通道的原理框圖，如圖3所示。

　　LINK0和LINK3分別接收輔助通道的數(shù)據(jù)，LINK2和LINK5把處理后的數(shù)據(jù)傳送到后處理板，4塊板子分時向后處理板匯總數(shù)據(jù)。通過調(diào)試發(fā)現(xiàn)，在同一塊運算板內(nèi)部，各鏈路口之間的數(shù)據(jù)以80MHz的速率傳送（系統(tǒng)時鐘工作頻率為40MHz）時，同時工作，相互之間幾乎沒有干擾，可以保證數(shù)據(jù)傳送的準(zhǔn)確性，大大提高了并行傳輸?shù)哪芰?。?倍速（40MHz）的速率傳送就可減少干擾，而且在接收板（即后處理板）鏈路口的握手信號上采取加濾波電容或下拉電阻的措施可以減少信號中的毛刺。本系統(tǒng)本來設(shè)計為同時由和通道、輔助通道1和差通道向后處理板傳送數(shù)據(jù)，但實際工作中為了保證數(shù)據(jù)的正確性，在滿足要求的情況下，把輔助1通道的數(shù)據(jù)通過鏈路口傳送到和通道，再由和通道把數(shù)據(jù)發(fā)送出去，這樣減少了用于傳送數(shù)據(jù)的鏈路口的個數(shù)，數(shù)據(jù)可以正確地傳輸。鏈路口之間握手信號線采用電纜連接（一般用雙絞線）。目前本系統(tǒng)已在某型雷達(dá)中得到了很好的應(yīng)用。

　　工程實踐表明，并行多DSP系統(tǒng)中充分利用鏈路口，可在保證數(shù)據(jù)傳輸可靠性的同時，克服多處理器之間占用總線的瓶頸問題，增強了處理器之間的通信能力。