FPGA硬件系統(tǒng)的調(diào)試方法
出處:chunyang 發(fā)布于:2010-02-22 10:51:11
在調(diào)試FPGA電路時要遵循一定的原則和技巧,才能減少調(diào)試時間,避免誤操作損壞電路。一般情況下,可以參考以下步驟進(jìn)行FPGA硬件系統(tǒng)的調(diào)試。
(1)首先在焊接硬件電路時,只焊接電源部分。使用萬用表進(jìn)行測試,排除電源短路等情況后,上電測量電壓是否正確。
?。?)然后焊接FPGA及相關(guān)的電路。再次測量電源地之間是否有短路現(xiàn)象,上電測試電壓是否正確,然后將手排除靜電后觸摸FPGA有無發(fā)燙現(xiàn)象。
如果此時出現(xiàn)短路,一般是去耦電容短路造成,所以在焊接時一般先不焊去耦電容。FPGA的管腳粘連也可能造成短路,這時需要對比電路圖和焊接仔細(xì)查找有無管腳粘連。
如果出現(xiàn)電壓值錯誤,一般是電源芯片的外圍調(diào)壓電阻焊錯,或者電源的承載力不夠造成的。若是后者,則需要選用負(fù)載能力更強的電源模塊進(jìn)行替換。如果FPGA的I/O管腳與電源管腳粘連,也可能出現(xiàn)電壓值錯誤的現(xiàn)象。
如果出現(xiàn)FPGA發(fā)燙,一般是出現(xiàn)總線沖突的現(xiàn)象。這種情況下需要仔細(xì)檢查外圍總線是否出現(xiàn)競爭問題。特別是多片存儲器共用總線時候,比如ASRAM和Flash芯片復(fù)用一套總線,如果片選信號同時有效就出現(xiàn)總線的沖突。
?。?)以上步驟均通過后,將電路板上電運行。然后把電纜接到JTAG接口上,在主機中運行Quartus II軟件,并打開Programmer編程器,單擊其中的“Auto Detect”按鈕進(jìn)行FPGA鏈路自動檢測。若能正確檢測到FPGA,說明配置電路是正確連接的。
自動檢測FPGA鏈路如圖所示。

?。?)焊接時鐘電路、復(fù)位電路及數(shù)碼管電路,并向FPGA一個數(shù)碼管跑馬燈程序。若程序能夠正確運行,說明FPGA已經(jīng)可以正常工作了。
?。?)焊接所有其他電路,并進(jìn)行整體功能測試。
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫電子市場網(wǎng)”的所有作品,版權(quán)均屬于維庫電子市場網(wǎng),轉(zhuǎn)載請必須注明維庫電子市場網(wǎng),http://m.58mhw.cn,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點或證實其內(nèi)容的真實性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個人從本網(wǎng)轉(zhuǎn)載時,必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題,請在作品發(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- EDA技術(shù)工具鏈與全流程設(shè)計運維指南2026/1/5 10:28:51
- PLC程序現(xiàn)場疑難問題排查與深度優(yōu)化指南2025/12/24 14:36:36
- PLC程序現(xiàn)場調(diào)試與優(yōu)化實操指南2025/12/24 14:29:57
- 工業(yè)PLC模擬量信號采集:調(diào)理技術(shù)與抗干擾工程方案2025/12/15 14:39:08
- PLC設(shè)備如何選型2025/9/5 17:15:14
- PCB基材選型與性能適配核心技術(shù)規(guī)范
- 過采樣技術(shù)與數(shù)字濾波如何共同提升 ADC 的有效位數(shù)
- MOSFET寄生參數(shù)對電路性能的影響
- 集成與分立方案:電機驅(qū)動電源設(shè)計如何選?
- 汽車電子連接器應(yīng)用與要求
- PCB埋盲孔設(shè)計與工藝適配核心技術(shù)規(guī)范
- 如何提高M(jìn)OSFET在惡劣環(huán)境下的可靠性?
- 繼電器觸點壽命及可靠性分析
- 可重構(gòu)濾波器技術(shù):滿足多標(biāo)準(zhǔn)通信系統(tǒng)的靈活需求
- 磁集成技術(shù)在小型化電源設(shè)計中的應(yīng)用









