東芝開發(fā)出了新型柵極絕緣膜積層技術，該技術可適用于16nm級以后LSI用的MIS型晶體管。該技術是一種在高介電率（high-k）柵極絕緣膜及鍺（Ge）溝道之間插入“SrGex（Strontium Germanide）”界面層的工藝技術。可同時實現(xiàn)較高的載流子遷移率和柵極絕緣膜積層結構的薄化。

　　此前，MIS型晶體管的通道多用Si材料。但隨著晶體管的微細化，因材料本身的限制，很難獲得足夠的驅動電流。所以，該公司采用了載流子遷移率更高的材料Ge，并對適用于該材料的柵極積層結構進行了開發(fā)。此前已知柵極絕緣膜采用二氧化鍺（GeO2），可獲得較高的載流子遷移率。然而該材料的介電率較低，無法實現(xiàn)16nm級以后的LSI所需的薄等價氧化膜厚（EOT）。

　　此次開發(fā)的工藝技術原理如下。首先，對超高真空中的Ge表面進行加熱浄化。然后，在其上方堆積數(shù)個原子層的鍶（Sr），繼而形成高介電率絕緣膜層“LaAlO3”層。之后，在氮氣中進行熱處理。在這些工序中，Sr與Ge發(fā)生反應，形成SrGex層。

　　采用上述工藝的晶體管的正孔遷移率達到了481cm2/Vs。是采用high-k柵極絕緣膜鍺pMIS晶體管的“值”（該公司），是不形成SrGex層時的3倍以上。并且是利用Si材料實現(xiàn)的正孔遷移率的2倍以上（在同一柵極電場進行比較）。

　　此次還對SrGex界面層的薄膜化進行了實證了。結果顯示，因獲得等價氧化膜厚1nm左右的柵極層積結構，基于SrGex界面層插入的等價氧化膜厚僅增加了0.2nm左右。這樣，今后通過在界面層上形成更薄的高介電率絕緣膜，則采用介電率更高的絕緣膜，有望實現(xiàn)16nm級以后的LSI所需的0.5nm等價膜厚。