摘要：通信接收機(jī)包含基帶采樣和高速ADC，設(shè)計(jì)中輸入共模電壓范圍(VCM)非常重要。特別是在單電源供電、采用直流耦合的低壓電路中，VCM尤其重要。對于單電源供電電路，送入驅(qū)動(dòng)放大器和ADC的輸入信號應(yīng)該偏置在VCM范圍內(nèi)，從而消除放大器和ADC的性能障礙，因?yàn)榉糯笃骱虯DC不需要在0V保持低失真和高線性度。本應(yīng)用筆記給出了一個(gè)用于RF正交解調(diào)器前端的直流耦合電路，利用MAX1196構(gòu)建電路。

　　對于包含基帶采樣、高速ADC的通信接收機(jī)，輸入共模電壓范圍(VCM)非常重要。特別是對于單電源供電、直流耦合的低壓系統(tǒng)，這個(gè)問題尤其關(guān)鍵。

　　對于單電源供電電路，送入驅(qū)動(dòng)放大器和ADC的輸入信號應(yīng)該偏置在VCM范圍內(nèi)，從而消除放大器和ADC的性能障礙，因?yàn)榉糯笃骱虯DC不需要在0V保持低失真和高線性度。

　　在典型的直接變頻射頻接收機(jī)中，高速ADC通常采用差分、直流耦合輸入。設(shè)計(jì)中采用零中頻(ZIF)架構(gòu)，具有RF正交解調(diào)器和兩路基帶ADC。ZIF電路因?yàn)槭∪チ硕啻蜪F下變頻和SAW濾波器，被設(shè)計(jì)人員普遍采用。ZIF架構(gòu)大多采用直流耦合，因?yàn)樗鼈兘邮盏耐?I)、正交(Q)信號的帶寬接近直流，另外，直流耦合還可以省去RF下變頻器與高速ADC之間的大尺寸耦合電容，也消除了耦合電容放電引起的上電延遲。

　　從以下因素可以進(jìn)一步理解VCM對于ADC的重要性：

　　電源電壓(VDD)變化時(shí)，RF正交解調(diào)器輸出信號變化范圍較大，直接影響ADC的共模輸入電壓。

　　超出ADC VCM范圍的共模輸入電壓會產(chǎn)生諧波失真，從而減小動(dòng)態(tài)范圍。正確的VCM直流偏置有助于優(yōu)化放大器和ADC的線性度，降低失真，改善誤碼率(BER)。

　　圖1中，UI可以簡化RF前端與驅(qū)動(dòng)放大器、ADC之間的直流耦合、差分模擬接口。電路包括：兩路8位、40Msps ADC (U1)和兩片四通道、單電源供電的寬帶放大器(U2-U3)，能夠適應(yīng)RF正交解調(diào)器(差分、直流耦合信號源)與高速ADC之間較寬的共模電壓范圍要求。ADC提供足夠的信號/噪聲+失真比(SINAD)和無雜散動(dòng)態(tài)范圍(SFDR)，用于解調(diào)3.84MHz寬帶的QPSK通信鏈路。U2、U3應(yīng)滿足SFDR和輸入共模電壓范圍的要求，3V單電源供電時(shí)，U1消耗90mW的功率。

　　圖1. 高速ADC (U1)利用其COM輸出設(shè)置共模電壓

　　簡化后的VCM轉(zhuǎn)換電路是U1的直流共模輸出(COM，引腳1)、REFIN (引腳46)和REFOUT (引腳45)。COM提供與U1輸入共模電壓范圍一致的直流輸出(VDD/2)，并且與VDD的變化無關(guān)。REFIN和REFOUT通過電阻分壓器R23-R24設(shè)置ADC的滿量程范圍，從而優(yōu)化了輸入放大器的SFDR和ADC的動(dòng)態(tài)范圍。

　　U2和U3配置成直流耦合差分輸入和輸出，增益為15dB，為ADC提供滿量程(FS)為1VP-P的輸入。為了保持接收機(jī)的動(dòng)態(tài)范圍，選擇U2/U3放大器時(shí)，要求它們的SFDR比ADC的48.7dB SINAD改善10dB。U1的FS電壓由R23、R24設(shè)置：

　　FS = R24/(R23+R24) x REFOUT. (REFOUT = 2.048V)

　　COM電壓(U1的引腳1)等于VDD/2或1.5V (VDD = 3V時(shí))。該電壓也等于U1的輸入VCM范圍。這樣，當(dāng)VDD隨溫度、電源電壓的變化時(shí)，COM和VCM相互跟蹤，確保獲得正確的直流電壓。COM引腳可以源出5mA電流，必要時(shí)可以設(shè)置系統(tǒng)的其它直流電壓。因?yàn)锳DC關(guān)斷時(shí)，COM內(nèi)部緩沖器被關(guān)閉，采用這種電平設(shè)置可以節(jié)省更多功率，優(yōu)于雙電阻分壓器提供的連續(xù)供電方案。

　　圖1所示典型應(yīng)用電路為WCDMA接收機(jī)，每路ADC的輸入信號速率為3.84Mcps的一半。當(dāng)信號由U1以四倍速率(Fclk = 15.36MHz)進(jìn)行過采樣時(shí)具有兩個(gè)優(yōu)勢：首先，過采樣將鏡頻置于13.44MHz與17.28MHz (FI = Fs ± Fa)之間，簡化了抗混疊濾波器的設(shè)計(jì)；其次，過采樣提供6dB的處理增益：SNR = 10log(Fs/2BW)。

　　U1的數(shù)字輸出電路由OVDD = +1.8V供電，有助于節(jié)省功耗。+1.8V的總線降低了數(shù)字信號擺幅，根據(jù)關(guān)系式：P = CV2F (對于每個(gè)8位總線)可以看出，能夠大大降低電源損耗。U1的數(shù)字輸出復(fù)用，允許單8位總線與雙通道8位ADC接口。復(fù)用器有助于減少數(shù)字I/O引腳數(shù)，節(jié)省電路板空間，降低ASIC成本，提高系統(tǒng)可靠性。

　　其它選擇：MAX1185為雙通道10位ADC，引腳兼容于MAX1196。兩款芯片均采用7mm x 7mm、48引腳TQFP封裝，帶有裸焊盤。MAX1192為超低功耗、小尺寸、雙通道8位ADC，3V供電時(shí)僅消耗低于25mW的功率，采用5mm x 5mm、28引腳QFN封裝。