數(shù)模轉(zhuǎn)換器（ＤＡＣ）是非常通用的器件，其能力遠(yuǎn)遠(yuǎn)超出電平設(shè)置的范疇，而且延伸到通信、視頻、音頻、電位計(jì)和替代可變電阻器、信號合成以及許多其它應(yīng)用。

　　ＤＡＣ的一些技術(shù)指標(biāo)

　?。模粒檬腔局匾幕旌闲盘枠?gòu)建模塊，其輸出可以是單端，也可以是差分；器件可以是單極性，也可以是雙極性的；ＤＡＣ的傳遞函數(shù)是線性的，也可以是非線性的，如＇ＬｏｇＤＡＣ＇為對數(shù)傳遞函數(shù)，主要應(yīng)用在音頻系統(tǒng)中。實(shí)際傳遞函數(shù)與理想傳遞函數(shù)的擬合度可以用ＤＡＣ的積分非線性或ＩＮＬ來描述，通常有兩種表達(dá)方法：一種是端點(diǎn)方法，如圖１左圖所示，另一種是直線的方法，如圖１右圖所示。即使是簡單的Σ－Δ轉(zhuǎn)換器那樣并不呈現(xiàn)微分非線性誤差的轉(zhuǎn)換器也都有ＩＮＬ誤差，而且這個(gè)誤差還會影響到雜散和失真的性能。

　?。模粒貌粌H可以對輸入代碼產(chǎn)生一個(gè)量化輸出電平的響應(yīng)，同時(shí)也可以動態(tài)產(chǎn)生信號。與ＡＤＣ一樣，ＤＡＣ也是一個(gè)采樣數(shù)據(jù)系統(tǒng)，因而遵循奈奎斯特和香農(nóng)采樣定理。

　　此外，建立時(shí)間是一個(gè)ＤＡＣ設(shè)計(jì)多方面的技術(shù)指標(biāo)。簡單的可以理解為從輸出電壓離開一個(gè)具有指定誤差范圍電平到穩(wěn)定進(jìn)入目標(biāo)誤差范圍電平的時(shí)間。有些制造商定義的建立時(shí)間還包括與鎖存和開關(guān)設(shè)置時(shí)間相關(guān)的寄存器延遲，以及如圖２中所示的左側(cè)的死區(qū)。前者在使用ＤＡＣ產(chǎn)生動態(tài)信號時(shí)更為有用，而后者對于電平設(shè)置的調(diào)節(jié)很重要。不符合建立時(shí)間的時(shí)序指標(biāo)可能會導(dǎo)致性能上的問題。

　?。模粒玫募軜?gòu)

　　ＤＡＣ的一個(gè)基本構(gòu)建模塊是一個(gè)簡單的開關(guān)。圖３所示為簡單的電壓輸出ＤＡＣ架構(gòu)，包括一個(gè)Ｋｅｌｖｉｎ分壓器，溫度計(jì)式ＤＡＣ，全譯碼器。這種ＤＡＣ也可稱為電阻串（ｓｔｒｉｎｇ）ＤＡＣ。圖中所示的是一個(gè)３位電阻串ＤＡＣ，一般來講電阻串ＤＡＣ不超過８位。對于Ｋｅｌｖｉｎ分壓式ＤＡＣ，由輸入代碼的改變而產(chǎn)生的開關(guān)毛刺相對恒定，與代碼在ＤＡＣ范圍內(nèi)所處位置無關(guān)，因此成為了目前較高分辨率的分段式ＤＡＣ的常用構(gòu)建模塊?；鶞?zhǔn)電壓是加在階梯型電阻串的頂部，輸入代碼確定了開關(guān)與電阻串的連接。由于ＣＭＯＳ開關(guān)漏電流很小，而且可以實(shí)現(xiàn)很高的集成度，因此，電阻串ＤＡＣ常采用ＣＭＯＳ制造工藝。

　　如果去掉圖３電阻串ＤＡＣ上面的電阻，梯形電阻串的上下兩個(gè)端點(diǎn)就變成了電位器的兩個(gè)端點(diǎn)，從而得到數(shù)字電位器，電阻串ＤＡＣ的輸出成為了電位器的抽頭。

　　基于Ｒ／２Ｒ網(wǎng)絡(luò)的ＤＡＣ一直是一種普遍使用的類型，由于２：１比率很低，因此電阻非常容易制造以及微調(diào)，如圖４所示為一個(gè)電壓型Ｒ／２Ｒ階梯網(wǎng)絡(luò)ＤＡＣ。該架構(gòu)中每個(gè)二進(jìn)制位在地與基準(zhǔn)電壓之間切換，其中一個(gè)有利的特點(diǎn)是該架構(gòu)輸出阻抗與代碼無關(guān)，是恒定的。其輸出可以為電壓，或者是流入虛地的電流。需注意的是，這些開關(guān)必須能工作在很大的共模電壓范圍（從ＶＲＥＦ到地電位）內(nèi)，而且ＶＲＥＦ端點(diǎn)的阻抗是輸入數(shù)字量代碼的函數(shù)，因而必須用低阻抗驅(qū)動。

　　對于Ｒ／２Ｒ階梯ＤＡＣ電流型輸出結(jié)構(gòu)，其開關(guān)總是工作在地電位。由于這種架構(gòu)如果使用ＣＭＯＳ開關(guān)，則ＶＲＥＦ輸入可以有正極性或者負(fù)極性。如果把雙極性ＡＣ輸入加到ＶＲＥＦ引腳上，就有４象限乘法，因此可以得到ＶＲＥＦ電壓與數(shù)字量代碼之間乘積的輸出，因此這種ＤＡＣ架構(gòu)通常被用于乘法ＤＡＣ（ＭＤＡＣ）中，可以應(yīng)用到以數(shù)字控制方式對信號進(jìn)行放大或縮小。

　　如果用電容切換代替電阻或電流源，即為開關(guān)電容ＤＡＣ或稱電荷分配ＤＡＣ，如圖５所示。其中電容的匹配是用精密光刻技術(shù)控制的，并且還另外增加了一些電容和開關(guān)出廠前的微調(diào)，或者在完成安裝之后的系統(tǒng)級自校準(zhǔn)調(diào)試過程中使用。而該架構(gòu)的一個(gè)缺點(diǎn)是，開關(guān)時(shí)的瞬態(tài)電流注入到模擬輸入端，這需要驅(qū)動放大器對于這些瞬態(tài)電流能夠在大約半個(gè)轉(zhuǎn)換周期內(nèi)穩(wěn)定下來。

　　若干個(gè)低分辨率ＤＡＣ可以使用＇分段（ｓｅｇｍｅｎｔａｔｉｏｎ）＇技術(shù)組合成較高分辨率的ＤＡＣ，有許多種方法可以實(shí)現(xiàn)這種分段。如圖６中（Ａ）所示，兩個(gè)３位電阻串ＤＡＣ構(gòu)成一個(gè)完整的６位ＤＡＣ，如果采用ＣＭＯＳ工藝，這種ＤＡＣ效果很好。其中，的幾位是用個(gè)電阻串ＤＡＣ實(shí)現(xiàn)，而的幾位用第二個(gè)電阻串ＤＡＣ實(shí)現(xiàn)。而在圖６（Ｂ）中，低位ＤＡＣ是用二進(jìn)制ＤＡＣ構(gòu)成的。分段法降低了開關(guān)毛刺的影響，有助于減少與數(shù)字輸入有關(guān)的ＤＮＬ誤差，因此常用于高速ＤＡＣ中。