為了保持“聯(lián)系和聯(lián)絡(luò)”，消費(fèi)者越來越多地依賴于他們的便攜式設(shè)備，其范圍包括了從智能手機(jī)、個(gè)人媒體播放器與數(shù)碼相機(jī)到新興的解決方案，例如筆記本電腦等。目前的手持設(shè)備可為多種應(yīng)用服務(wù)，并提供了各種不同的功能，這轉(zhuǎn)而依賴于終端應(yīng)用的大容量存儲(chǔ)，眾多的功能以及技術(shù)挑戰(zhàn)。

　　與此同時(shí)，便攜式設(shè)計(jì)師承受著不斷增加的成本和產(chǎn)品上市時(shí)間的壓力，在價(jià)格敏感的消費(fèi)市場(chǎng)中努力提供著新的功能并緊跟上快速變化的標(biāo)準(zhǔn)。問題的復(fù)雜化進(jìn)一步要求在不犧牲電池壽命前提下，提供所有這些功能。

　　現(xiàn)場(chǎng)可編程門陣列（ＦＰＧＡ）歷來被認(rèn)為是將設(shè)計(jì)推向市場(chǎng)的途徑。然而，由于功耗及成本的考量，該技術(shù)的應(yīng)用范圍已不僅限于原型設(shè)計(jì)。

　　然而，在過去的幾年里，設(shè)計(jì)進(jìn)步已經(jīng)推動(dòng)ＦＰＧＡ轉(zhuǎn)向高容量便攜式設(shè)備的設(shè)計(jì)。此外，新興的解決方案正幫助設(shè)計(jì)師降低成本，并增加電池的壽命。舉例來說，基于Ｆｌａｓｈ的ＦＰＧＡ解決方案，消除了與基于ＳＲＡＭ解決方案有關(guān)的大功耗配置存儲(chǔ)器和泄漏電流。

　?。疲校牵恋撵o態(tài)功耗低至５ｍＷ，并且有效／動(dòng)態(tài)功耗低至２５ｍＷ，其功耗可與定制ＡＳＩＣ和專用處理器相匹敵。此外，其內(nèi)部可編程性使得設(shè)計(jì)人員能夠?qū)崿F(xiàn)基于平臺(tái)的設(shè)計(jì)。這讓ＯＥＭ廠商的工作從單一的基礎(chǔ)平臺(tái)和增加或去除某些特性轉(zhuǎn)變?yōu)闈M足多種價(jià)值點(diǎn)。這一能力有效利用了覆蓋多個(gè)產(chǎn)品型號(hào)的硬件和軟件設(shè)計(jì)成本，為便攜式產(chǎn)品設(shè)計(jì)師產(chǎn)生了更大的規(guī)模經(jīng)濟(jì)效益。

　　便攜式存儲(chǔ)的現(xiàn)狀

　　目前，便攜設(shè)備中越來越多的數(shù)字內(nèi)容，增加了對(duì)更大存儲(chǔ)能力的需求。因此，便攜式存儲(chǔ)可能會(huì)占用電子設(shè)備中大部份的功耗。

　　從硬盤驅(qū)動(dòng)器（ＨＤＤ）到閃存設(shè)備，便攜式儲(chǔ)存應(yīng)用可以利用ＦＰＧＡ來降低成本，提高靈活性并延長(zhǎng)電池的壽命。用于運(yùn)行操作系統(tǒng)（ＯＳ）和應(yīng)用軟件的應(yīng)用處理器已經(jīng)預(yù)定義了接口，通常難以適應(yīng)瞬息萬(wàn)變的市場(chǎng)需求。

　　因此，在關(guān)鍵領(lǐng)域中，ＦＰＧＡ可提供更多想要的靈活性，這包括了存儲(chǔ)器、處理器橋和控制器，以及連接接口。在這些應(yīng)用中，基于Ｆｌａｓｈ的ＦＰＧＡ可以降低功耗，并同時(shí)支持多種存儲(chǔ)器接口標(biāo)準(zhǔn)。

　　各種存儲(chǔ)解決方案，大致可以分類為閃存器件和ＨＤＤ，其可以用于目前不斷增長(zhǎng)的大量電子設(shè)備中。便攜式產(chǎn)品需要高存儲(chǔ)容量的ＨＤＤ解決方案，例如視頻錄像機(jī)和攝像機(jī)，將采用這兩種控制器中的一種。前者是一種集成器件電子（ＩＤＥ）控制器，基于并行或串行ＡＴＡ標(biāo)準(zhǔn)。后者是消費(fèi)電子ＡＴＡ（ＣＥ－ＡＴＡ）控制器，這是一種小形狀系數(shù)設(shè)備的共同標(biāo)準(zhǔn)，例如便攜式媒體播放器和手持設(shè)備等。

　　閃存的使用也有所擴(kuò)大，從而產(chǎn)生了另一套存儲(chǔ)接口。多種存儲(chǔ)卡格式，如安全數(shù)字（ＳＤ）和超小與可移動(dòng)緊湊式閃存卡（ＣＦ）解決方案，與ＮＡＮＤ閃存控制器一起是用于閃存市場(chǎng)的主要接口。

　　手持設(shè)備可以使用這些接口的組合或者只需要用于某個(gè)特定應(yīng)用的一種接口。無論哪種方式，半導(dǎo)體解決方案必須提供可以實(shí)現(xiàn)任意數(shù)量接口選擇的靈活性。

　　應(yīng)用處理器傳統(tǒng)上對(duì)某些選定的存儲(chǔ)接口提供支持。但是，手持設(shè)備設(shè)計(jì)的新趨勢(shì)是將應(yīng)用處理器與超低功耗ＦＰＧＡ進(jìn)行配對(duì)，采用ＦＰＧＡ來提供橋接功能，并擴(kuò)大處理器的存儲(chǔ)接口支持（圖１）。

　　存儲(chǔ)器的實(shí)現(xiàn)

　　實(shí)現(xiàn)存儲(chǔ)系統(tǒng)時(shí)，重要的是要極為關(guān)注基本架構(gòu)的選擇。首先，將采用哪種處理器？在競(jìng)爭(zhēng)激烈的便攜產(chǎn)品市場(chǎng)，通常有幾個(gè)的候選處理器，設(shè)計(jì)師的選擇通常受到多種因素的影響，從技術(shù)要求，例如性能、尺寸和功率分布，到過去采用特定處理器的設(shè)計(jì)經(jīng)驗(yàn)。

　　因此，設(shè)計(jì)師必須仔細(xì)評(píng)估其設(shè)計(jì)目標(biāo)。該設(shè)計(jì)是不是依靠先前的架構(gòu)，因此要求向下兼容？這樣一來，工程師是否可以靈活選擇他們所采用的有經(jīng)驗(yàn)的處理器？設(shè)計(jì)是否要求低功耗？當(dāng)然，在便攜式應(yīng)用中，處理器的功耗和效率將成為這一決定的關(guān)鍵因素。

　　決定的作出還與存儲(chǔ)器架構(gòu)有關(guān)。主處理器上有哪些接口？某些存儲(chǔ)項(xiàng)目的存取比其他項(xiàng)目更頻繁嗎？如果存取頻率有差異，雙重系統(tǒng)可能是的。該應(yīng)用是否需要快速存取存儲(chǔ)器來滿足應(yīng)用的需要？如果是的話，可能需要專用的存儲(chǔ)器控制器。該系統(tǒng)是否需要識(shí)別所配的存儲(chǔ)器類型，并且與回掃的接口標(biāo)準(zhǔn)相匹配？其次，需要外部可適應(yīng)控制器來實(shí)現(xiàn)這一功能。

　　通常，終端應(yīng)用的設(shè)計(jì)要求影響處理器的選擇，而并非特定處理器所支持的存儲(chǔ)接口。存儲(chǔ)器的選擇也將受到終端應(yīng)用需求的影響。因此，在處理器和存儲(chǔ)器之間，接口的選擇可能有幾十至幾百種。

　　在進(jìn)一步研發(fā)之前，設(shè)計(jì)師可能需要測(cè)試幾種不同的存儲(chǔ)方案來實(shí)現(xiàn)概念驗(yàn)證。對(duì)處理器到存儲(chǔ)器解決方案的可能接口進(jìn)行匹配時(shí)，采用ＦＰＧＡ作為接口解決方案，提供了徹底的靈活性。

　　選擇存儲(chǔ)接口平臺(tái)

　　存儲(chǔ)實(shí)現(xiàn)中的下一步就是處理器和應(yīng)用的依賴性。大多數(shù)處理器廠商在存儲(chǔ)空間中提供了充分的開發(fā)平臺(tái)，以方便使用他們的專用處理器平臺(tái)。每個(gè)處理器開發(fā)板也伴有一套標(biāo)準(zhǔn)接口，但這些接口可能與所選定的存儲(chǔ)技術(shù)的要求并不匹配。

　　處理器開發(fā)板應(yīng)該有一個(gè)標(biāo)準(zhǔn)的擴(kuò)展頭，專門設(shè)計(jì)用來開發(fā)子插件板，其支持更多的外圍設(shè)備，以及對(duì)相同處理器的多種存儲(chǔ)協(xié)議進(jìn)行評(píng)價(jià)。以選定的主板為原型，選擇存儲(chǔ)接口而不必購(gòu)買多個(gè)子插件板時(shí)，具備板載ＦＰＧＡ的子插件板更具靈活性。

　　ＦＰＧＡ在處理器擴(kuò)展卡上可采用以下兩種方式之一。種方法是通過增加額外的存儲(chǔ)器插槽擴(kuò)展對(duì)原有外設(shè)的支持，該插槽還兼容處理器上已有的插槽。第二種方法是能夠提供非原有外設(shè)的支持，增加處理器上并不能提供的接口。

　　圖２表示了飛思卡爾公司ｉ．ＭＸ２７多媒體開發(fā)平臺(tái)。ｉ．ＭＸ２７處理器主要是針對(duì)視頻應(yīng)用，如視頻安全以及通過ＩＰ傳輸視頻或語(yǔ)音。該處理器還具有廣泛的接口來滿足大多數(shù)應(yīng)用。

　　在這一開發(fā)平臺(tái)中，供應(yīng)商想要向該平臺(tái)增加一些其他存儲(chǔ)器接口。要選擇非原有的外設(shè)支持的話，基于閃存的ＦＰＧＡ可直接連接到ｉ．ＭＸ２７處理器的地址和數(shù)據(jù)總線。通過自身的ＳＤ／ＭＭＣ和ＣＥ－ＡＴＡ協(xié)議接口，ＦＰＧＡ也能夠與飛思卡爾處理器一起使用ＳＤ卡和微硬盤（Ｍｉｃｒｏ?。龋幔颍洹。模颍椋觯澹┐鎯?chǔ)介質(zhì)。

　　當(dāng)需要進(jìn)行概念證明時(shí)，有必要有一張存儲(chǔ)卡，這種卡可以支持所有可能的接口。理想情況下，開發(fā)板應(yīng)該能夠識(shí)別所插入存儲(chǔ)器的類型，并選擇從ＦＰＧＡ到該處理器的正確接口。由于具有成熟的自動(dòng)連接功能，設(shè)計(jì)師不需要知道如何針對(duì)每個(gè)設(shè)備對(duì)ＦＰＧＡ進(jìn)行編程。但是，設(shè)計(jì)師可以對(duì)其終端應(yīng)用所選定的協(xié)議進(jìn)行評(píng)估。通用存儲(chǔ)卡也可用于對(duì)多種處理器進(jìn)行評(píng)價(jià)。

　　采用業(yè)界標(biāo)準(zhǔn)的開發(fā)板可以節(jié)省幾個(gè)月的開發(fā)時(shí)間并降低生產(chǎn)成本。通過進(jìn)行輪的器件選型，并且可能實(shí)現(xiàn)去掉某些器件而無需在原型系統(tǒng)上浪費(fèi)資源，在交付終架構(gòu)之前，可能要對(duì)多種處理器和接口標(biāo)準(zhǔn)進(jìn)行評(píng)價(jià)。

　　功耗測(cè)量

　　對(duì)低功耗便攜式應(yīng)用，一開始就謹(jǐn)記對(duì)開發(fā)平臺(tái)采用低功耗設(shè)計(jì)。通常，這些平臺(tái)已經(jīng)采用低功耗器件來消除一些稍后所需要的額外設(shè)計(jì)優(yōu)化。

　　綜合開發(fā)平臺(tái)將提供電路圖和材料清單（ＢＯＭ）的詳細(xì)信息，考慮終設(shè)計(jì)所采用的版圖和器件時(shí)，應(yīng)該對(duì)其進(jìn)行認(rèn)真研究。當(dāng)為你的低功耗便攜式應(yīng)用選擇的開發(fā)平臺(tái)和子插件板時(shí)，對(duì)功耗進(jìn)行測(cè)量的能力也是一個(gè)關(guān)鍵的方面，無論是對(duì)整個(gè)系統(tǒng)還是對(duì)個(gè)別器件的功耗進(jìn)行測(cè)量。

　　已經(jīng)選定了處理器、存儲(chǔ)器類型和ＩＰ，低功耗存儲(chǔ)實(shí)現(xiàn)的下一階段就是要確定所得到的系統(tǒng)是否真的是低功耗。在這種情況下，ＦＰＧＡ存儲(chǔ)擴(kuò)展接口卡可用來測(cè)量功耗。

　　每次測(cè)量都盡可能使用板載跳線。要測(cè)量板子上的任何位置，有必要關(guān)閉器件，清除跳線，連接萬(wàn)用表，然后，對(duì)系統(tǒng)上電。功耗可以分為以下位置：

　?。疲校牵羶?nèi)核電流的測(cè)量用于評(píng)價(jià)ＩＰ功耗的使用，并且說明了可用于ＦＰＧＡ的靈活地功率優(yōu)化模式。注意的是，所采用的ＦＰＧＡ可能工作在１．５或１．２Ｖ電壓，所以一定要計(jì)算所使用的正確電壓的功耗。

　　另外兩個(gè)跳線在３．３Ｖ整流器電源電壓下對(duì)電流進(jìn)行測(cè)量。

　?。疲校牵辽系拿總€(gè)Ｉ／Ｏ庫(kù)可以工作在不同的電壓下，使得電流的測(cè)量是彼此獨(dú)立地。

　　為了協(xié)助這些測(cè)量，系統(tǒng)在任何特定時(shí)間所操作的功能都通過ＬＥＤ進(jìn)行通訊。它還顯示了所操作的電壓和模式。

　　除在板級(jí)測(cè)量功耗外，在器件級(jí)通過軟件分析工具測(cè)量功耗的能力也是非常重要的。大多數(shù)廠商使用功率計(jì)算器進(jìn)行分析。在這里，寄存器的數(shù)量和時(shí)鐘頻率的大小可以用于提供功耗的值。

　　采用ＩＰ進(jìn)行更方便、準(zhǔn)確的測(cè)量，涉及到綜合設(shè)計(jì)，然后通過智能功率分析工具進(jìn)行測(cè)試。這些工具審查每個(gè)器件結(jié)構(gòu)特性、每個(gè)電源和每個(gè)Ｉ／Ｏ庫(kù)的功耗使用情況。由于功耗分析工具的提高以及設(shè)計(jì)師學(xué)會(huì)信任這些結(jié)果，還可以進(jìn)一步縮短設(shè)計(jì)周期時(shí)間。

　　多種存儲(chǔ)器開發(fā)平臺(tái)評(píng)估了每個(gè)存儲(chǔ)器接口的功耗使用情況，并對(duì)睡眠模式（圖３）進(jìn)行了示范。當(dāng)一個(gè)器件進(jìn)入睡眠模式，如ＦｌａｓｈＦｒｅｅｚｅ，該系統(tǒng)需要進(jìn)行測(cè)試以確保對(duì)喚醒接口命令進(jìn)行正確定時(shí)。這將確保在需要時(shí)該接口完全啟動(dòng)和運(yùn)行。

　　對(duì)基于Ｆｌａｓｈ的ＦＰＧＡ，ＦｌａｓｈＦｒｅｅｚｅ技術(shù)允許ＦＰＧＡ?xí)r刻準(zhǔn)備應(yīng)對(duì)需要，并且存儲(chǔ)器和寄存器的內(nèi)容不變。如果你使用ＳＲＡＭ?。疲校牵粒仨毥o出足夠的時(shí)間（大約１５０ｍｓ），以便使ＦＰＧＡ能夠喚醒，并重新配置。如此巨大的時(shí)間延遲在某些應(yīng)用中可能成為一個(gè)限制因素，并應(yīng)作為該系統(tǒng)概念證明的一部分來進(jìn)行測(cè)試。

　　由于ＦＰＧＡ技術(shù)愈來愈成熟，ＦＰＧＡ解決方案終可以滿足便攜式設(shè)備所需的低功耗要求。此外，由于內(nèi)在的可編程解決方案，其還可以提供便攜式設(shè)計(jì)師所要求的更大靈活性，從而適應(yīng)今天手持設(shè)備市場(chǎng)不斷發(fā)展的幾乎數(shù)以百計(jì)的處理器和存儲(chǔ)器接口的組合應(yīng)用。

　　綜合開發(fā)平臺(tái)和軟件分析工具相結(jié)合方便了每個(gè)開發(fā)階段的功率測(cè)量，基于Ｆｌａｓｈ的ＦＰＧＡ在便攜式產(chǎn)品中提供了延長(zhǎng)電池壽命的手段。采用ＦＰＧＡ產(chǎn)品，設(shè)計(jì)師可以顯著降低其產(chǎn)品的上市時(shí)間和開發(fā)成本，與此同時(shí)，繼續(xù)滿足當(dāng)今消費(fèi)者的多樣化需求。

　　請(qǐng)登陸: 維庫(kù)電子市場(chǎng)網(wǎng)（m.58mhw.cn） 瀏覽更多信息