并行邏輯與串行邏輯
出處：鮑云竹 發(fā)布于：2008-09-16 11:01:21
邏輯設(shè)計中經(jīng)常會遇到并行和串行邏輯的概念，并行邏輯通常需要大量的邏輯塊輸入，如圖1所示。采用并行邏輯后，可以減少邏輯的級數(shù)，從而改善設(shè)計的性能，提高器件工作速度。并行邏輯的速度提高是以器件的資源利用率下降為代價的。
圖1 并行邏輯結(jié)構(gòu)
串行邏輯需要多級組合邏輯，如圖2所示。顯然串行邏輯執(zhí)行速度要比并行邏輯慢，因為它使用了較多的邏輯級數(shù)，但好處是器件內(nèi)部的資源利用率高。
圖2 串行邏輯結(jié)構(gòu)
并行邏輯和串行邏輯的典型HDL結(jié)構(gòu)為“case”和“if……else”語句。如果需要提高器件的速度，在設(shè)計中就不要采用“i……else”語句。在綜合工具中，對于這兩種邏輯結(jié)構(gòu)的優(yōu)化處理可以通過選擇基于“面積”或“速度”原則的參數(shù)設(shè)置來實現(xiàn)。
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處：維庫電子市場網(wǎng)”的所有作品，版權(quán)均屬于維庫電子市場網(wǎng)，轉(zhuǎn)載請必須注明維庫電子市場網(wǎng)，http://m.58mhw.cn，違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品，目的在于傳遞更多信息，并不代表本網(wǎng)贊同其觀點或證實其內(nèi)容的真實性，不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個人從本網(wǎng)轉(zhuǎn)載時，必須保留本網(wǎng)注明的作品出處，并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題，請在作品發(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系，否則視為放棄相關(guān)權(quán)利。
- EDA技術(shù)工具鏈與全流程設(shè)計運維指南2026/1/5 10:28:51
- PLC程序現(xiàn)場疑難問題排查與深度優(yōu)化指南2025/12/24 14:36:36
- PLC程序現(xiàn)場調(diào)試與優(yōu)化實操指南2025/12/24 14:29:57
- 工業(yè)PLC模擬量信號采集：調(diào)理技術(shù)與抗干擾工程方案2025/12/15 14:39:08
- PLC設(shè)備如何選型2025/9/5 17:15:14
