?。怠τ谥挥幸粋€輸出端的時鐘信號線，如何實現(xiàn)差分布線？

　　要用差分布線一定是信號源和接收端也都是差分信號才有意義。所以對只有一個輸出端的時　鐘信號是無法使用差分布線的。

　?。?、接收端差分線對之間可否加一匹配電阻？

　　接收端差分線對間的匹配電阻通常會加，　其值應等于差分阻抗的值。這樣信號品質(zhì)會好些。

　?。?、為何差分對的布線要靠近且平行？

　　對差分對的布線方式應該要適當?shù)目拷移叫?。所謂適當?shù)目拷且驗檫@間距會影響到差分　阻抗（ｄｉｆｆｅｒｅｎｔｉａｌ?。椋恚穑澹洌幔睿悖澹┑闹?，　此值是設計差分對的重要參數(shù)。需要平行也是因為要保持差分阻抗的一致性。若兩線忽遠忽近，　差分阻抗就會不一致，　就會影響信號完整性?。ǎ螅椋纾睿幔臁。椋睿簦澹纾颍椋簦┘皶r間延遲（ｔｉｍｉｎｇ　ｄｅｌａｙ）。

　　８、如何處理實際布線中的一些理論沖突的問題

　　１．　基本上，　將模／數(shù)地分割隔離是對的?！∫⒁獾氖切盘栕呔€盡量不要跨過有分割的地方（ｍｏａｔ），　還有不要讓電源和信號的回流電流路徑（ｒｅｔｕｒｎｉｎｇ?。悖酰颍颍澹睿簟。穑幔簦瑁┳兲?。　

　?。玻?a target="_blank">晶振是模擬的正反饋振蕩電路，　要有穩(wěn)定的振蕩信號，　必須滿足ｌｏｏｐ　ｇａｉｎ與ｐｈａｓｅ的規(guī)　范，　而這模擬信號的振蕩規(guī)范很容易受到干擾，　即使加ｇｒｏｕｎｄ?。纾酰幔颍洹。簦颍幔悖澹罂赡芤矡o法完全隔離干擾。　而且離的太遠，　地平面上的噪聲也會影響正反饋振蕩電路?！∷?，　一定要將　晶振和芯片的距離進可能靠近。

　?。常〈_實高速布線與ＥＭＩ的要求有很多沖突?！〉驹瓌t是因ＥＭＩ所加的電阻電容或ｆｅｒｒｉｔｅ?。猓澹幔?，　不能造成信號的一些電氣特性不符合規(guī)范。　所以，　先用安排走線和ＰＣＢ疊層的技　巧來解決或減少ＥＭＩ的問題，　如高速信號走內(nèi)層?！〔庞秒娮桦娙莼颍妫澹颍颍椋簦濉。猓澹幔涞姆绞?，　以降低對信號的傷害。

　?。?、如何解決高速信號的手工布線和自動布線之間的矛盾？

　　現(xiàn)在較強的布線軟件的自動布線器大部分都有設定約束條件來控制繞線方式及過孔數(shù)目?！「骷遥牛模凉镜睦@線引擎能力和約束條件的設定項目有時相差甚遠?！±纾∈欠裼凶銐虻募s束條件控制蛇行線（ｓｅｒｐｅｎｔｉｎｅ）蜿蜒的方式，　能否控制差分對的走線間距等?！∵@會影響到　自動布線出來的走線方式是否能符合設計者的想法?！×硗猓∈謩诱{(diào)整布線的難易也與繞線　引擎的能力有的關系?！±?，　走線的推擠能力，　過孔的推擠能力，　甚至走線對敷銅的推擠能力等等?！∷?，　選擇一個繞線引擎能力強的布線器，　才是解決之道。

　?。保啊㈥P于ｔｅｓｔ?。悖铮酰穑铮?。

　?。簦澹螅簟。悖铮酰穑铮钍怯脕硪裕裕模摇。ǎ裕椋恚濉。模铮恚幔椋睢。遥澹妫欤澹悖簦铮恚澹簦澹颍y量所生產(chǎn)的ＰＣＢ板的特性阻抗是　否滿足設計需求。　一般要控制的阻抗有單根線和差分對兩種情況?！∷?，　ｔｅｓｔ?。悖铮酰穑铮钌系淖呔€線寬和線距（有差分對時）要與所要控制的線一樣?！≈匾氖菧y量時接地點的位　　置?！榱藴p少接地引線（ｇｒｏｕｎｄ?。欤澹幔洌┑?a target="_blank">電感值，　ＴＤＲ探棒（ｐｒｏｂｅ）接地的地方通常非常接近量信號的地方（ｐｒｏｂｅ?。簦椋穑?，　所以，?。簦澹螅簟。悖铮酰穑铮钌狭繙y信號的點跟接地點的距離和方式　要符合所用的探棒。

　　請登陸: 維庫電子市場網(wǎng)（m.58mhw.cn） 瀏覽更多信息