集成電路可分為ＴＴＬ和ＭＯＳ電路（主要以ＣＭＯＳ為主）兩種。ＴＴＬ以高速度見(jiàn)長(zhǎng)，ＭＯＳ電路則以低功耗著稱(chēng)。使用ＣＭＯＳ電路時(shí)，除了要認(rèn)真閱讀產(chǎn)品說(shuō)明書(shū)或有關(guān)資料，了解其引腳分布情況及極限參數(shù)之外，還應(yīng)注意以下問(wèn)題：

　　（１）在安裝電路、改變電路連接、插拔ＣＭＯＳ器件時(shí)，必須切斷電源，否則ＣＭＯＳ器件很容易受到極大的感應(yīng)或電沖擊而損壞。

　?。ǎ玻╇娫磫?wèn)題。ＣＭＯＳ集成電路的工作電源電壓一般在３～１８Ｖ之間，但當(dāng)系統(tǒng)中有門(mén)電路的模擬應(yīng)用（如脈沖振蕩、線(xiàn)性放大）時(shí)，工作電壓則不應(yīng)低于４．５Ｖ。由于工作電壓范圍寬，故使用不穩(wěn)壓的電源電路也可以工作。ＣＭＯＳ有微功耗的特點(diǎn)，所以特別適用于電池做電源或備用電源，其電路如圖１所示。正常工作時(shí)，ＶＤ１導(dǎo)通，ＶＤ２截止，由ＶＡ供電。一旦ＶＡ不供電，則ＶＤ２迅速導(dǎo)通，由ＶＢ進(jìn)行供電。國(guó)產(chǎn)Ｃ０００系列ＣＭＯＳ電路的電源電壓允許在７～１５Ｖ范圍內(nèi)選擇。工作在不同電源電壓下的器件，其輸出阻抗、工作速度和功耗也會(huì)不同，在使用中應(yīng)注意。

　?。ǎ常?qū)動(dòng)能力問(wèn)題。ＣＭＯＳ電路的驅(qū)動(dòng)能力，除選用驅(qū)動(dòng)能力較強(qiáng)的大緩沖器來(lái)提高之外，還可以將同一個(gè)芯片幾個(gè)同類(lèi)電路并接起來(lái)提高，這時(shí)驅(qū)動(dòng)能力提高到Ｎ倍（Ｎ為并聯(lián)門(mén)電路的數(shù)量）。

　?。ǎ矗┒嘤噍斎攵说奶幚?。ＣＭＯＳ電路的輸入端不允許懸空，因?yàn)閼铱諘?huì)使電位不定，破壞正常的邏輯關(guān)系。另外，懸空時(shí)輸入阻抗高，易受外界噪聲干擾，使電路產(chǎn)生誤動(dòng)作，而且也極易使柵極感應(yīng)靜電造成擊穿。所以，對(duì)于“與”門(mén)，“與非”門(mén)的多余端接高電平，對(duì)于“或”門(mén)、“或非”門(mén)的多余端接低電平。如果電路的工作速度不高，功耗也不需要特別考慮，則可采用多余的輸入端和使用端并用的方法加以解決。

　?。ǎ担┹斎攵说碾娏鞑荒艹^(guò)１ｍＡ（極限值為１０ｍＡ），如果不能保證這一點(diǎn)，必須在輸入端加適當(dāng)?shù)碾娮柽M(jìn)行限流保護(hù)。

　?。ǎ叮┹斎胄盘?hào)不可大于ＶＤＤ或小于ＶＳＳ，否則輸入保護(hù)二極管會(huì)因正向偏置而引起大電流?；谶@一點(diǎn)，在工作或測(cè)試時(shí)，必須按照先接通電源后由加入信號(hào)，先撤除信號(hào)后再關(guān)閉電源順序進(jìn)行操作。

　?。ǎ罚┹斎胄盘?hào)的上升或下降時(shí)間不宜過(guò)長(zhǎng)，否則一方面容易造成虛假觸發(fā)而導(dǎo)致器件失去正常功能，另一方面還會(huì)造成大的損耗。對(duì)４０００Ｂ系列，上升或下降時(shí)間限于１５μｓ以?xún)?nèi)；對(duì)于７４ＨＣ系列限于０．５μｓ以?xún)?nèi)。如果不滿(mǎn)足這個(gè)要求，必須使用史密特觸發(fā)器件輸入整形。

　　（８）輸入端接長(zhǎng)線(xiàn)時(shí)的保護(hù)問(wèn)題。在ＣＭＯＳ電路的輸入端與機(jī)械接點(diǎn)連接以及其它特殊應(yīng)用情況下，輸入端往往需要接入長(zhǎng)線(xiàn)，長(zhǎng)輸入線(xiàn)必然有較大的分布電容和分布電感，很容易形成ＬＣ振蕩。特別當(dāng)輸入端一旦發(fā)生負(fù)電壓，容易破壞ＣＭＯＳ中的保護(hù)二極管。其保護(hù)方法是在輸入端串接一個(gè)電阻Ｒ２，如圖２所示，Ｒ２＝ＶＤＤ／１ｍＡ。

　　（９）ＣＭＯＳ的接口電路問(wèn)題。當(dāng)和運(yùn)放接口時(shí)，如果運(yùn)放采用雙電源，ＣＭＯＳ采用的是獨(dú)立的另一組電源，則要采用如圖３所示的連接方式。在電路中，ＶＤ１、ＶＤ２作箝位保護(hù)，使ＣＭＯＳ輸入電壓處在１０Ｖ與地之間。１５ｋΩ的電阻既作為ＣＭＯＳ的限流電阻，又對(duì)二極管進(jìn)行限流保護(hù)。如果運(yùn)放使用單電源，且與ＣＭＯＳ使用的電源一樣，則可直接連接。

　　總之，集成電路在使用過(guò)程中，常常涉及到ＣＭＯＳ電路和ＴＴＬ等其它電路之間的連接問(wèn)題。由于這些電路相互之間的電源電壓和輸入、輸出電平及電流不相同，因此它們之間的連接必須通過(guò)電平轉(zhuǎn)換或電流轉(zhuǎn)換電路，使前級(jí)器件的輸出電流大于后級(jí)器件對(duì)輸入電流的要求，前級(jí)器件輸出的邏輯電平滿(mǎn)足后級(jí)器件對(duì)輸入電平的要求，并不得對(duì)器件造成損壞。邏輯器件的接口電路主要應(yīng)注意電平匹配和輸出能力兩個(gè)問(wèn)題，要和器件的電源電壓結(jié)合起來(lái)考慮。

　?。ǎ保埃茫停希与娐肪哂泻芨叩妮斎胱杩?，致使器件易受外界干擾、沖擊和靜電擊穿，所以在其內(nèi)部輸入端接有二極管保護(hù)電路，如圖４所示。其中Ｒ約為１．５～２．５ｋΩ。輸入保護(hù)網(wǎng)絡(luò)的引入，使器件的輸入阻抗有一定的下降，但仍達(dá)到１０８Ω以上。由于保護(hù)電路吸收的瞬變能量有限，太大的瞬變信號(hào)和過(guò)高的靜電電壓將使保護(hù)電路失去作用。在焊接ＣＭＯＳ管時(shí)，電烙鐵必須可靠接地，以防電烙鐵漏電擊穿器件輸入端。一般可利用電烙鐵斷電后的余熱焊接，并先焊接其接地腳。

　?。ǎ保保┓乐褂么箅娮璐耄郑模暮停郑樱佣耍悦庠陔娐烽_(kāi)關(guān)期間由于電阻上的壓降引起保護(hù)二極管瞬時(shí)導(dǎo)通，而損壞器件。

　?。ǎ保玻茫停希悠骷敵龆瞬辉试S直接和ＶＤＤ或ＶＳＳ連接，否則將導(dǎo)致器件損壞。除三態(tài)輸出器件外，不允許兩個(gè)器件并接成邏輯狀態(tài)，因?yàn)椴煌钠骷?shù)不一致，有可能導(dǎo)致ＮＭＯＳ和ＰＭＯＳ器件同時(shí)導(dǎo)通，形成大電流。但為了增加電路的驅(qū)動(dòng)能力，允許把同一芯片上的同類(lèi)電路并聯(lián)使用。

　?。ǎ保常?duì)于ＣＭＯＳ電路，如果輸入電路中沒(méi)有一定的抗靜電措施，很容易造成電路的毀滅性破壞。雖然各種ＣＭＯＳ輸入端有抗靜電的保護(hù)措施，但仍須小心對(duì)待在包裝、儲(chǔ)存、運(yùn)輸?shù)拳h(huán)節(jié)中可能產(chǎn)生的靜電問(wèn)題，可采取多種措施，諸如工作臺(tái)面有良好的導(dǎo)電性，并且可靠接地。應(yīng)放在抗靜電的材料中儲(chǔ)存和運(yùn)輸ＣＭＯＳ集成電路。工作人員不宜穿尼龍、化纖衣服，不穿硬塑料底的鞋子，手或工具在接觸集成塊前先接一下地。對(duì)器件引線(xiàn)矯直、彎曲或人工焊接時(shí)，使用的設(shè)備必須接地。

　　歡迎轉(zhuǎn)載,信息來(lái)自維庫(kù)電子市場(chǎng)網(wǎng)（m.58mhw.cn）