PCB設計之共阻抗及抑制
出處:zhwsh 發(fā)布于:2008-05-21 10:36:30
共阻干擾是由PCB上大量的地線造成。當兩個或兩個以上的回路共用一段地線時,不同的回路電流在共用地線上產(chǎn)生一定壓降,此壓降經(jīng)放大就會影響電路性能;當電流頻率很高時,會產(chǎn)生很大的感抗而使電路受到干擾。
為了抑制共阻抗干擾,可采用如下措施:
(1)一點接地
使同級單元電路的幾個接地點盡量集中,以避免其他回路的交流信號竄人本級,或本級中的交流信號竄到其他回路中去。適用于信號的工作頻率小于1MHZ的低頻電路,如果工作頻率在1一1OMHz而采用一點接地時,其地線長度應不超過波長的1/20??傊?,一點接地是消除地線共阻抗干擾的基本原則。
(2)就近多點接地
PCB上有大量公共地線分布在板的邊緣,且呈現(xiàn)半封閉回路(防磁場干擾),各級電路采取就近接地,以防地線太長。適用于信號的工作頻率大于lOMHz的高頻電路。
(3)匯流排接地
匯流排是由銅箔板鍍銀而成,PCB上所有集成電路的地線都接到匯流排上。匯流排具有條形對稱傳輸線的低阻抗特性,在高速電路里,可提高信號傳輸速度,減少干擾.
(4)大面積接地
在高頻電路中將PCB上所有不用面積均布設為地線,以減少地線中的感抗,從而削弱在地線上產(chǎn)生的高頻信號,并對電場干擾起到屏蔽作用。
(5)加粗接地線
若接地線很細,接地電位則隨電流的變化而變化,致使電子設備的定時信號電平不穩(wěn),抗噪聲性能變壞,其寬度至少應大于3mm。
(6)D/A(數(shù)/模)電路的地線分開
兩種電路的地線各自獨立,然后分別與電源端地線相連,以抑制它們相互干擾。
上一篇:如何選擇制作PCB測試治具材料
下一篇:PCB設計之熱干擾及抵制
版權(quán)與免責聲明
凡本網(wǎng)注明“出處:維庫電子市場網(wǎng)”的所有作品,版權(quán)均屬于維庫電子市場網(wǎng),轉(zhuǎn)載請必須注明維庫電子市場網(wǎng),http://m.58mhw.cn,違反者本網(wǎng)將追究相關法律責任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點或證實其內(nèi)容的真實性,不承擔此類作品侵權(quán)行為的直接責任及連帶責任。其他媒體、網(wǎng)站或個人從本網(wǎng)轉(zhuǎn)載時,必須保留本網(wǎng)注明的作品出處,并自負版權(quán)等法律責任。
如涉及作品內(nèi)容、版權(quán)等問題,請在作品發(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關權(quán)利。
- PCB接地系統(tǒng)設計核心指南2026/3/4 14:32:40
- PCB線路板可靠性設計核心指南2026/3/2 11:53:44
- 連接器在PCB布局中的注意事項2026/2/27 10:57:01
- PCB時鐘電路設計核心指南2026/2/26 11:37:32
- PCB防靜電(ESD)設計核心指南2026/2/25 16:16:52









