按慣例，設(shè)計(jì)人員總把SRAM 作為其基本的形式，即單端口、單時(shí)鐘域器件。在需要更高性能時(shí)，設(shè)計(jì)人員通常會(huì)選擇更高的時(shí)鐘頻率和更寬的總線。盡管這樣可以顯著提高 SRAM 性能，但卻并不是的方法。我們也可以開發(fā)用于先進(jìn)通信系統(tǒng)的存儲(chǔ)器，這就將工作重點(diǎn)轉(zhuǎn)向了帶寬，而不是時(shí)鐘頻率。
存儲(chǔ)器帶寬的定義為：給定時(shí)間內(nèi)可通過器件訪問的數(shù)據(jù)量。通常單位為Mbps乃至極高性能存儲(chǔ)器的Gbps。帶寬的主要組成部分為 I/O 速度、接入端口寬度以及存儲(chǔ)器可用的接入端口數(shù)量。
用以下簡單的方程式可計(jì)算出帶寬：
帶寬=I/O速度×接入端口寬度×接入端口號
例如，運(yùn)行在 133MHz 上且總線位寬度為 18 位的標(biāo)準(zhǔn)同步 SRAM 的帶寬為 2.4 Gbps：
帶寬 = 133MHz×18 位×1 端口
= 2394 Mbps = 2.4 Gbps
顯然，接入端口帶寬和獨(dú)立接入端口數(shù)在決定 SRAM 性能時(shí)與時(shí)鐘頻率同樣重要。

I/O 速度
簡單地說，標(biāo)準(zhǔn)同步 SRAM 的 I/O 速度就相當(dāng)于時(shí)鐘頻率。但是，雙數(shù)據(jù)速率 (DDR) 時(shí)鐘方案推向市場之后，許多高性能器件的 I/O 速度均為時(shí)鐘頻率的兩倍。

總線寬度
總線寬度的定義為構(gòu)成總線接口大小的位數(shù)。對于給定的時(shí)鐘頻率，接口越寬，每次訪問的數(shù)據(jù)量就越大。如果從支持總線寬度為 9 位的器件轉(zhuǎn)而采用支持總線寬度為36 位的器件，那么在相同時(shí)鐘頻率下總帶寬就會(huì)提高四倍。當(dāng)然，根據(jù)所連接器件的總線寬度，SRAM的總線寬度受到市場中可用器件類型及其在系統(tǒng)中可用性的限制。

接入端口
按慣例，SRAM 具有單一接入端口，但目前已經(jīng)出現(xiàn)了幾種支持多個(gè)接入端口的 SRAM 存儲(chǔ)器架構(gòu)。這幾種經(jīng)過改變的器件具有專門的輸入和輸出總線，支持多個(gè)雙向 I/O 總線以及實(shí)現(xiàn)獨(dú)立時(shí)鐘域的完全獨(dú)立的 I/O 總線。
帶有多個(gè)接入端口的器件能夠同時(shí)訪問(讀取或?qū)懭?存儲(chǔ)器陣列，因而可實(shí)現(xiàn)兩倍乃至更高的總帶寬。如果采用類似雙端口 RAM 的器件，那么就能以兩倍于單端口 SRAM 的速率訪問數(shù)據(jù)。由于雙端口可在兩種不同時(shí)鐘域內(nèi)靈活操作，因此給系統(tǒng)帶來的實(shí)際利益可能大大超出兩倍速度的范疇。
系統(tǒng)需求決定著哪種類型的高性能存儲(chǔ)器適用于某一特定應(yīng)用。以下將簡要介紹一下各種基于 SRAM 的存儲(chǔ)器，它們可提高系統(tǒng)帶寬和性能。

器件類型(相對帶寬)
SRAM (1X)
標(biāo)準(zhǔn)同步 SRAM 是簡單的器件，可將它作為比較帶寬的基準(zhǔn)。同步 SRAM 具有到存儲(chǔ)器陣列的單一接入端口，它是一個(gè)常用的雙向 I/O 總線。在一個(gè)給定的時(shí)鐘周期內(nèi)可進(jìn)行讀取或?qū)懭氩僮鳎卟荒芡瑫r(shí)進(jìn)行。同步 SRAM 通常有兩種操作模式：流通式(flow-through) 或管線式 (pipelined)。管線式器件的輸出進(jìn)入寄存器，而流通式器件的輸出不進(jìn)入寄存器。輸出通道中的寄存器使管線式器件可實(shí)現(xiàn)比流通式器件更高的時(shí)鐘頻率，但會(huì)造成延遲。延遲是指從存儲(chǔ)器讀取數(shù)據(jù)到其可從輸出訪問的延遲(通常以時(shí)鐘周期數(shù)測量)。通常，網(wǎng)絡(luò)系統(tǒng)需要高帶寬或數(shù)據(jù)吞吐量，為增加管線式器件的吞吐量可犧牲初始延遲。由于本文重點(diǎn)討論帶寬問題，因此這里都假定器件為管線式。
NoBL/ZBT RAM (1X)
NoBL (No Bus Latency)或 ZBT (Zero Bus Turnaround) RAM 經(jīng)過優(yōu)化，可減少連續(xù)讀寫周期間的時(shí)延。像同步 SRAM 一樣，它包括單獨(dú)的普通雙向 I/O 總線。用于管理管線數(shù)據(jù)流通并化連續(xù)讀寫操作間延遲的內(nèi)部邏輯電路能夠辨別該存儲(chǔ)器與標(biāo)準(zhǔn)同步 SRAM。因此，該架構(gòu)適用于讀寫操作需求各半的場合。但是，如果向器件發(fā)送較長的數(shù)據(jù)流，那么其峰值帶寬將等于同步管線式 SRAM。
分離 I/O SRAM (1X)
顧名思義，這些器件將公用的普通 I/O 端口分為分離輸入總線和分離輸出總線，以避免總線爭用和總線轉(zhuǎn)換 (turnaround) 問題。但是，與普通I/O SRAM類似，該器件在任何給定時(shí)鐘周期中只能進(jìn)行單一的讀取或?qū)懭朐L問。該架構(gòu)消除了與普通I/O總線相關(guān)聯(lián)的總線轉(zhuǎn)換時(shí)間，使每個(gè)端口都能根據(jù)其操作進(jìn)行優(yōu)化。
DDR RAM (2X)
DDR RAM使用單條普通 I/O 雙向總線。與同步 SRAM 不同，DDR 器件需要一個(gè)差分時(shí)鐘或兩個(gè)異相時(shí)鐘(K和/K)。數(shù)據(jù)鎖定在K或/K的每個(gè)上升沿上的存儲(chǔ)器陣列中。這就有效地使數(shù)據(jù)傳輸和I/O速度翻番，達(dá)到時(shí)鐘頻率的兩倍。
QDR RAM (4X)
QDR RAM (Quad Data Rate RAM) 是專門為高速網(wǎng)絡(luò)應(yīng)用開發(fā)的?；炯軜?gòu)結(jié)合了分離式I/O SRAM 和 DDR RAM 兩者的優(yōu)點(diǎn)。該器件保留兩個(gè)獨(dú)立的端口(一個(gè)用于輸入，另一個(gè)用于輸出)，并用兩個(gè)異相時(shí)鐘輸入對其計(jì)時(shí)。兩個(gè)端口的地址相對獨(dú)立，這就可同時(shí)訪問存儲(chǔ)器陣列。QDR RAM 可高效實(shí)現(xiàn)同步 SRAM 帶寬的四倍。為了解決軌跡偏移 (trace skew) 和射程時(shí)間 (flight time) 等問題，QDR SRAM 提供了對相同頻率采用獨(dú)立的輸入和輸出時(shí)鐘的選擇，但為簡單起見，兩個(gè)端口都將以單獨(dú)的時(shí)鐘集(時(shí)鐘和 /時(shí)鐘)代表。
NetRAM SRAM (2X)
NetRAM SRAM 包括運(yùn)行于同一時(shí)鐘上的兩條雙向 I/O 總線。每個(gè)端口接口都與同步管線式 SRAM 類似。這些器件支持每個(gè)端口的同時(shí)讀寫訪問。通過啟用寫入控制，該器件還可配置為接受讀訪問或?qū)懺L問，也可配置為接受讀寫訪問，這使系統(tǒng)設(shè)計(jì)更加靈活(見圖1)。
雙端口 RAM (2X)
雙端口 RAM 實(shí)現(xiàn)了早先器件所無法實(shí)現(xiàn)的大量應(yīng)用。它們與 NetRAM 類似，有兩條雙向 I/O 總線。但是，關(guān)鍵的區(qū)別在于雙端口 RAM 還支持每個(gè)端口上完全獨(dú)立的時(shí)鐘域，這就將端口的功能、存取和尋址與其相連的器件分離。這種靈活性使得雙端口 RAM 能夠在完全不同的時(shí)鐘域間實(shí)現(xiàn)數(shù)據(jù)的無縫緩沖，并簡化了接口器件的優(yōu)化工作。與此形成對比的是，由于單個(gè)時(shí)鐘域的限制，NetRAM 還需要速度更快的端口將數(shù)據(jù)傳輸降至較慢端口的速度。
四端口 DSE (4X)
之所以談到四端口DSE (Datapath Switching Element)及其它四端口存儲(chǔ)器，是由于其集成了基于 SRAM 的陣列。這些器件包括復(fù)雜的邏輯特性，其目的是在高速通信應(yīng)用中管理多達(dá)四個(gè)獨(dú)立的時(shí)鐘域。由于四端口DSE 包括四個(gè)獨(dú)立的端口，它可極為靈活地通過接口連接至多個(gè)器件(見圖2)。由于每個(gè)端口都支持同步管線式 SRAM 接口，因此可實(shí)現(xiàn)與之相應(yīng)同步 SRAM 帶寬的四倍。此外，四端口DSE 還支持新式應(yīng)用，如三到一數(shù)據(jù)路徑集成、冗余數(shù)據(jù)路徑生成以及在多個(gè)處理器中實(shí)現(xiàn)數(shù)據(jù)共享(例如在 DSP 陣列的各 DSP 中實(shí)現(xiàn)系數(shù)共享)。
結(jié)語
存儲(chǔ)器性能不應(yīng)僅以時(shí)鐘頻率來衡量，還要考慮到帶寬。帶寬由 I/O 速度、總線寬度和器件接入端口數(shù)決定。目前市場中存在許多基于 SRAM 的不同架構(gòu)。在速度和總線寬度相等情況下進(jìn)行對比時(shí)(見表1)，采用 QDR RAM 和四端口DSE 架構(gòu)實(shí)現(xiàn)了帶寬，這兩種架構(gòu)可實(shí)現(xiàn)相當(dāng)于標(biāo)準(zhǔn)同步 SRAM 四倍的帶寬。QDR RAM 通過采用專門的讀寫端口實(shí)現(xiàn)高帶寬，每個(gè)端口均以雙倍數(shù)據(jù)速率運(yùn)行。四端口DSE 通過其四個(gè)完全獨(dú)立接入端口的獨(dú)特設(shè)計(jì)實(shí)現(xiàn)高帶寬。終，對于特定應(yīng)用，系統(tǒng)設(shè)計(jì)考慮因素決定著在越來越多的存儲(chǔ)器類型中到底應(yīng)該選擇哪一種合適?！?BR>